USB для SoPC Опции

[Kuzmi4]

Здравствуйте.

В инете накопал вот такую вещь:

Avalon OpenCores 10/100 Ethernet MAC

Как пишется:

The Wishbone interface has been completely removed and replaced with a new Avalon module.

Что не может не радовать

Интересует информация касательно USB - никто не собирал похожего для USB ??
В принципе накопал пока физику и собсно реализацию USB на OpenCores`ах.
На верилоге конечно и для Wishbone, но не в том суть - Wishbon-овский модуль можно поменять на Avalon-овский как в прожекте для Ethernet MAC. Но как то разрознено получается..На форуме порылся и нашёл, что некоторые даже пытались их колупать и соединять но как то глухо и мутновато всё равно....
Если кто уже решал такую задачу и есть наработки буду признателен за любую помощь.


PS
Лицензии для SLS нету(+ есть вроде сведения что немного подглючивает с вендорами и ID) да и плюс есчё внешнюю микркруху городить надо, ISP которая (кстати физика на OpenCores`ах вроде как раз самое то)...

---
пока суть до дела, колупаюсь в

USB 1.1 Function IP Core: Overview

с OpenCores`ов - с описания, там только текстовик README.txt в папке doc - есть у кого побольше информации кроме как эти 4 килобайта - для 2.0 у автора есть хотя бы PDF с описанием

Кстати, физика для USB аки usb_phy.tar.gz - USB 1.1 PHY. Автор пишет что тестировал для корки 1.1 и нормально вроде всё..

[Kuzmi4]

2 Stewart Little есть вопросик.

Структура папок для компонента в ip такая:


Заменил verilog файлы на декрипченые, остался там не декрипченый самый верхний файл sls_avalon_usb20hr.v
Смущают варнинги типа:

Warning (14110): No clock transition on "CPU_02:inst|sls_avalon_usb20hr_inst:the_sls_avalon_usb20hr_inst|sls_avalon_
usb20hr:the_sls_avalon_usb20hr|usb_top:usb_top|proto_layer:u1|memory_idma:u2|dtm
p
_r[0]" register due to stuck clock or clock enable

То есть получатеся что клок не заводится на регистр ???

Эскизы прикрепленных изображений