auto reset DCM_SP, Spartan3E Опции

[atlantic]

Имеется внешний приходящий lvds clk, который потом в DCM_SP умножается итд.
Вообщем после того, как DCM станет LOCKED, начинает работать схема.
Этот lvds clk периодически может пропадать и возобновляться, т.е. на DCM
надо подавать RST после таких "провалов". В системе, для ПЛИС больше нет
дополнительных источников clk, кроме вышеописанного. Трабл в том, что после резкого
пропадания clkin сигнал LOCKED может продолжать оставаться в еденице, и по сути
LOCKED не гарантирует наличие clkin.

Вопрос в том, как сделать надежную систему сброса DCM при пропадании clk?
Думаю не я первый этим озадачен. Ставить внешню схему, которая отслеживает clk
и выдает RST, не очень то хочется, разве что это будет небольшая(по кол-ву ног)
и недорогая микросхема. Хотелось бы это сделать внутри ПЛИС.

Погуглив, я нашел ранее обсуждаемую аналогичную тему:
http://www.fpgarelated.com/usenet/fpga/show/9713-1.php
там дядька из Xilinx рекомендует следующий алгоритм, суть которого заключается в
периодической проверке наличия CLKIN (status[1]) и при его отсутствии выдавать
RST на несколько тактов, но дело в том, чтобы переодически делать это в ПЛИС,
надо иметь дополнительный надежный clk, а его как раз и нету см. выше.
Дале, там идет дискуссия на эту тему с вопросом/предложением
о том, чтоб встроить такую ф-цию(auto RST DCM при пропадании clkin) в кристал,
на что дядька из Xilinx как бы пообещал это дело передать в отдел разработки.
Это было в мае 2004, но видимо в Xilinx ничего так и не сдалали по этому поводу.
Хотя такая ф-ция в кристалле напрашивается в первую очередь.

Кто как обходится в таких случаях?

[RobFPGA]

Приветствую!


Почемуб не сделать внутренний генератор на задержках
и спользовать его для watchdoga внешней частоты?

Когдато я у Xilinx видел referens для Virtex4 "dcm autocalibration macro"
так там они тоже делали такой генератор для контроля неактивных DCM.

Успехов! Rob.

[atlantic]

Приветствую!
Почемуб не сделать внутренний генератор на задержках
и спользовать его для watchdoga внешней частоты?

Когдато я у Xilinx видел referens для Virtex4 "dcm autocalibration macro"
так там они тоже делали такой генератор для контроля неактивных DCM.

Успехов! Rob.

в AR #21435
(вольный перевод):
про DCM_AUTOCALIBRATION написано, что по значению этого атрибута MAP'ер добавляет clock stop macro (~15 slices) для каждого DCM, который определяет остановку clk на CLKIN и CLKFB и внутри устанавливает и удерживает сигнал RST DCM'a, который переключает внутренний генератор DCM'a к линии задержки. Далее говорится, что после возобновления clk пользователь должен удерживать reset не менее 200ms, для правильной работы DCM.

И все это дело относится вроде исключительно к Virtex4.
А в ug07 написано, что использовние этого атрибута DCM_AUTOCALIBRATION=TRUE, предотвращает от эффекта Negative Bias Temperature Instability.

У меня просьба к тому, кто на ты с Virtex4(сам я еще с этим семейством не работал и толком не знаком):
Привести Technology схему(если это не займет много времени) , вообщем как-то выдрать схему(или RTL) выше названного clock stop macro, которые вставляет MAP, хотя не представляю как это сделать, да и вообще не уверен что это реально. Я бы хотел попробывать использовать такой механизм сброса(clock stop macro) для Spartan3E, хотя опять не уверен, что он может подойти к нему. Просто кажется, что раз этот макрос занимает аж 15слайсов, то может в нем есть какой-то ум или идея.

Спасибо.