PCB катушка индуктивности, Как правильно сделать компонент? Опции

[ArseGun]

Собственно pattern рисуется в Pattern Editor линиями на Top layer + две контактные площадки. Совместно с графикой символа все без проблем упаковывается в компонент. Отрисовываются все проводники в соответствии со схемой в PCB Editor, однако DRC ругается на то, что с его точки зрения цепи подсоединенные к разным выводам катушки закорочены между собой. То есть DRC воспринимает паттерн катушки как обычный проводник. Чтобы DRC не ругался, приходится в таблице упаковки компонента в графе Pin Eq ставить атрибут jmp. При этом при размещении компонента на схеме оба его вывода, естественно, начинают принадлежать одной цепи, однако для меня эти цепи, конечно же, разные. Так как же сделать компонент, чтобы и цепи не объединялись, и DRC успешно проходил?

[ArseGun]

Вот выложил библиотеку с единственным компонентом для эксперимента, кому интересно. По поводу, не обращать внимания на DRC... Я то могу это проигнорировать, так как понимаю, что по факту ошибки нет. Однако, заказчик к приемке PCB подходит формально, и здесь я не могу его в этом упрекнуть, - он в своем праве. Плата в DRC проходит контроль на соответствиие обговоренным технологическим ограничениям, важнейшее из которых - проверка на нарушение зазоров - Clearance Violations. А DRC обнаруживает ошибку именно на этом этапе. И после непрохождения этого контроля объяснять клиенту, что я и PCAD видим мир по разному, сомнительное удовольствие... Поэтому озвученную проблему хотелось бы решить корректно, красиво что ли, а не путем манипуляций с флажками в опциях DRC.

Сообщение отредактировал ArseGun - Aug 22 2008, 22:46