ТРАНСЛЯЦИЯ ПАРАЛЛЕЛЬНОЙ ШИНЫ В LVDS Опции

[Ariel]

Я новичок в FPGA, так что сильно не бейте за глупый вопрос.
Возникла необходимость сделать на FPGA ALTERA преобразователь четырех 40 разрядных параллельных шин данных в сигналы LVDS и обратного восстановления этих же шин на выходе. То есть должно быть 2 FPGA: шифратор и дешифратор. Максимальная частота параллельной шины 225 mGz (сигнал с выхода Sii9135 от SILICON IMAGE). Начальство хочет применить FPGA серии CYCLON3 (EP3C16F484C8N), для которых в даташит указано: dedicated diff. output drivers can transmit at up to 840 Mbps.
Вопрос: сколько дифференциальных линий LVDS необходимо для такого преобразования? И нет ли другой серии ALTERA, которая лучше подходит для такой задачи (меньше нужно линий LVDS), а по цене не дороже (или ненамного дороже EP3C16F484C8N)?
Как я понимаю, для такой задачи можно применить стандартую мегафункцию квартуса SERDES?

[lock]

Лучшее решение

Прикрепленные файлы

 DS90UR124.pdf ( 1.07 мегабайт ) Кол-во скачиваний: 83

 

[Ariel]

Лучшее решение

У DS900R241 частота клока до 43 mHz, он не годится.
Да, кстати, я уточнил что у параллельной шины максимальная частота-165mHz, а не 225 mHz. Это часота клока. Частота пикселов в 2 раза меньше, т.е. 82.5 mHz.