Почему нельзя рисовать в слоях Power planes? Я сделал четырех слойную плату 2 сигнальных 2 power . В стеке слоев указал что один внутренний слой это провод VCC3_3 другой GND. Вопрос вот в чем: почему нельзя вести линии в этом слое? я бы например хотел там провести бы еще VCC2_5.
Группа: Свой
Сообщений: 469
Регистрация: 13-03-05
Пользователь №: 3 315
Цитата(Владимир @ Sep 26 2006, 10:07)
Так лучше.
А не могли бы вы пояснить почему так лучше? Я в AD новичек, щас начинаю разводить первую плату и не хотелось бы в будущем наступить на какие нибуть грабли. Заранее спасибо.