реклама на сайте
подробности

 
 
> xilinx edk, подключение компонента к ядру.
rv3dll(lex)
сообщение Sep 3 2008, 07:05
Сообщение #1


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



ядро создано в едк через генератор ядер

появилась необходимость подключить свой компонент, представляющий собой обычный VHD модуль.
подключить именно через компонент а не через MPD- MHS

со стандартными компонентами из стандартных библиотек проблем нет.

и где хранятся сноски на него
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
avesat
сообщение Sep 3 2008, 10:26
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 589
Регистрация: 14-08-05
Из: Украина
Пользователь №: 7 621



На какую шину корку цепляете?


--------------------
"Мы будем играть, пока не треснут наши гитары, и все те, кто любит рок - я отдаю вам честь!" AC/DC
Go to the top of the page
 
+Quote Post
rv3dll(lex)
сообщение Sep 3 2008, 11:24
Сообщение #3


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



Цитата(avesat @ Sep 3 2008, 14:26) *
На какую шину корку цепляете?


на все
шина то причём?
вот что нужно есть файл user_logic.vhd
есть файл допустим filtr.vhd
этот файл надо вставить как компонент в юзер_логик.

более того есть по наследству доставшийся проект ядра где они состыкованы и работают.
ошибки в описании внутри этих файлов нет - при копировании их в рабочий проект всё работает.


вопрос где лежит описание связи этих файлов?
Go to the top of the page
 
+Quote Post
Kedin
сообщение Sep 3 2008, 12:51
Сообщение #4


Участник
*

Группа: Новичок
Сообщений: 27
Регистрация: 28-05-07
Пользователь №: 28 001



Если правильно понял проблему, то подключать надо руками.
В модуле user_logic.vhd вставляете описание модуля filtr.vhd.
Если влом описывать порты модуля, то в ISE есть команда View HDL Instantiation Template, сделает
шаблон, который вставляете в модуль user_logic.vhd. Все модуль подключен, filtr.vhd надо поместить в ядро.
Go to the top of the page
 
+Quote Post
rv3dll(lex)
сообщение Sep 3 2008, 16:51
Сообщение #5


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



Цитата(Kedin @ Sep 3 2008, 16:51) *
Если правильно понял проблему, то подключать надо руками.
В модуле user_logic.vhd вставляете описание модуля filtr.vhd.
Если влом описывать порты модуля, то в ISE есть команда View HDL Instantiation Template, сделает
шаблон, который вставляете в модуль user_logic.vhd. Все модуль подключен, filtr.vhd надо поместить в ядро.


проблема в том что я не работаюне с ISE я работаю с EDK в ISE всё и так понятно
я после мытарств просто переместил файлы старого ядра с тем же именем с теми=-же параметрами в директорию нового ядра другого проекта с тем же именем и с темиже параметрами
и оно не стало работать

в конце концов если я переименую в старом проекте это ядро исправлю все связи и имена в фильтре оно также не подцепится

вопрос про едк проблема в подцеплении стыковки в едк

судя по всему напишу я компонент скорее всего в своём файле внутри и не буду .......
блин уже достало фиг с ним что там уже больше 56000 строк - сама разработка влёт а борьба с языком - скоро всех перекусаю!!!!
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 21st August 2025 - 23:07
Рейтинг@Mail.ru


Страница сгенерированна за 0.02438 секунд с 7
ELECTRONIX ©2004-2016