реклама на сайте
подробности

 
 
> xilinx edk, подключение компонента к ядру.
rv3dll(lex)
сообщение Sep 3 2008, 07:05
Сообщение #1


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



ядро создано в едк через генератор ядер

появилась необходимость подключить свой компонент, представляющий собой обычный VHD модуль.
подключить именно через компонент а не через MPD- MHS

со стандартными компонентами из стандартных библиотек проблем нет.

и где хранятся сноски на него
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
avesat
сообщение Sep 4 2008, 09:49
Сообщение #2


Знающий
****

Группа: Свой
Сообщений: 589
Регистрация: 14-08-05
Из: Украина
Пользователь №: 7 621



Нарисуйте как вы хотите подключить вашу кору, или покажите рисунок block diagram из EDK, сразу все прояснится.


--------------------
"Мы будем играть, пока не треснут наши гитары, и все те, кто любит рок - я отдаю вам честь!" AC/DC
Go to the top of the page
 
+Quote Post
rv3dll(lex)
сообщение Sep 4 2008, 10:34
Сообщение #3


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



Цитата(avesat @ Sep 4 2008, 13:49) *
Нарисуйте как вы хотите подключить вашу кору, или покажите рисунок block diagram из EDK, сразу все прояснится.


описываю по порядку.

в визарде периферии ЕДК создано едро j_proba

ядро при создании подключено в режиме слейв к ПЛБ шине. имеет связь через 5 32х байтных регистра.

оно добавилось в репозиторий проекта и лежит там.

потом это пустое ядро было добавлено в проект и подключено к шине ПЛБ назначен диапазон адресов,
написан код в файле user_logic.vhd и сделана стыковка через файл J_proba.vhd j_proba.mpd и всё через mhs файл состыковано с шинами и наружу к выводам плис.

после этого всё прекрасно работает

потом потребовалось часть кода вычленить в компонент - вопрос как это сделать.

у меня есть пример в котором это работает
я подставляю этот пример себе исправляю все файлы (содержимое) на свои оставляя его имена.

подключаю это ядро вместо своего и всё работает.

но в моём ядре не работает связь от user_logic к файлу компонента.

так понятно?
Go to the top of the page
 
+Quote Post
Kedin
сообщение Sep 5 2008, 08:38
Сообщение #4


Участник
*

Группа: Новичок
Сообщений: 27
Регистрация: 28-05-07
Пользователь №: 28 001



Может я неправильно вас понял, но когда я генерил ядра через wizard, то делал так:
1 Генерится ядро с настройками и интерфейсом
J_proba.vhd (верхний уровень, в нем вызывается ipif и user_logic.vhd)
- user_logic.vhd (проект пользователя)
2 Пишу код в модуле my_kod.vhd
3 Подключаю модуль my_kod.vhd в user_logic.vhd, прописываю модуль my_kod.vhd в J_proba.pao
Помещаю модуль my_kod.vhd в папку ресурсов ядра.
Все ядро закончено. Mожно свой модуль подставить вместо user_logic.vhd.

А в ISE так просто собираться не будет нужно подключать библиотеки plb_ipif и proc_common, в общем все что подключено в ядре
Go to the top of the page
 
+Quote Post
rv3dll(lex)
сообщение Sep 5 2008, 12:14
Сообщение #5


Полное ничтожество
*****

Группа: Banned
Сообщений: 1 991
Регистрация: 20-03-07
Из: Коломна
Пользователь №: 26 354



Цитата(Kedin @ Sep 5 2008, 12:38) *
3 Подключаю модуль my_kod.vhd в user_logic.vhd, прописываю модуль my_kod.vhd в J_proba.pao


Вроде прошло СПАСИБО!!!!!!!!
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 18th August 2025 - 08:19
Рейтинг@Mail.ru


Страница сгенерированна за 0.01455 секунд с 7
ELECTRONIX ©2004-2016