Связать LPC2214/01 и TMS320VC5509a, через SSP <-> McBSP Опции

[Altemir]

Всем доброго времени суток.

Стоит задача связать LPC2214/01 и TMS320VC5509a через SSP1 <-> McBSP0. Первая проблема возникла при программировании: использовался последовательный 8-битный режим с фреймовой синхронизацией в первом клоке. Если конфигурить SSP1 LPC в 8-битный режим TI SSI (мастер), то тмс-ка теряла первый и последний байт. С последним разобрался - как понял, внутренний автомат ТМСки защёлкивает данные по дополнительному клоку, т.е. получалось на следующем байте (проц то клоки снимает после передачи байта).

Решилась проблема переводом SSP1 в 9-битный режим. Осталась проблема первого байта, понять которую так и не удалось, пришлось выдавать перед заливкой холостой байт.

С программированием TMS-ки вроде удалось справиться, но проблемы вновь всплыли при работе с залитой программой - проблема первого байта в пакете. После старта проги в TMS-ке, если LPC (мастер) выдаёт холостой байт перед первым пакетом, то TMS и LPC данные принимают корректно, без сдвигов. Во втором же пакете LPC принимает всё корректно, а в начале принятого TMS-кой пакета присутствует нулевой дополнительный байт (LPC его не передавал, смотрел осциллом), за которым идут данные.

Кто сталкивался с таким стыком? Были ли проблемы? Как решали?

Интересует обмен на максимальной скорости. Стабильно поднял на 14,7456МГц (при тактовой LPC - 58,9824МГц и TMS - 192МГц), на 29,4912МГц данные идут враскоряку с обеих сторон, склонен винить длинные дорожки до 9см и отсутствие терминаторов (что подтвердили осциллограммы ). Если переходить в режим SPI1 для решения проблемы первого байта, то придётся ещё снижать клок до 7,3728МГц, т.к. по даташиту на McBSP максимальный клок в этом режиме может быть 12МГц.

Спасибо.

[Altemir]

На такой частоте из-за бага-укорочения (смотрите Errata)...

Хм, про баг-укорочение знаю, но думал, что в ревизии LPC2214/01 его пофиксили. Доступная еррата на /01 датируется июлем 2007 и там ни слова про это, в отличие от того же 2132.

Насчет разделить не 3 - не прав у поминаемого чипа SSP не имет основного делителя - только прескалер , который четный...

Из даташита:

SCR. Serial Clock Rate. The number of prescaler-output clocks per
bit on the bus, minus one. Given that CPSDVSR is the prescale
divider, and the VPB clock PCLK clocks the prescaler, the bit
frequency is PCLK / (CPSDVSR * [SCR+1])...

CPSDVSR. This even value between 2 and 254, by which PCLK is divided
to yield the prescaler output clock. Bit 0 always reads as 0.

CPSDVSR минимум 2 и только чётный, посему, как вы написали.

Вообще-то по нынешним временам использовать LPC22xx, даже /01 как-то уже странно. И функционал не очень и цена неадекватна LPC23/24xx

Есть очень много выпускаемых длительное время изделий с большой партией, потому в новые закладывается обновлённая ревизия, которая по всем параметрам сейчас устраивает. Один из козырей этого проца - внешняя память большого объёма (у нас 512МБ оперативы там висит).

[zltigo]

Хм, про баг-укорочение знаю, но думал, что в ревизии LPC2214/01 его пофиксили. Доступная еррата на /01 датируется июлем 2007 и там ни слова про это, в отличие от того же 2132.

Странно, а в SSP более свежих чипов 213/4x, с errata 2008 года этот старый-старый баг с SSP присутствует во всей красе

CPSDVSR минимум 2 и только чётный, посему, как вы написали.

Я просто на абревиатуру SSP среагировал по началу - у всех SSP остальных чипов есть еще один делитель. Там можно реально на нечетные делить.

Один из козырей этого проца - внешняя память большого объёма (у нас 512МБ оперативы там висит).

У 24xx вешается и SDRАМ и цена чипа в общем-то поменьше. Я с LPC229x ушел....
Хотя NXP клянется старых чипов с производства не снимать. И цены в отличие от многих не повышает, хотя в отличие от своих новых чипов и не понижает.