Зачем кондеры впараллель? Опции

[lun]

В даташитах в рекомендуемых схемах включения часто рисуют между VCC и GND параллельно 3 кондера, например 10nF, 100nF и 2.2uF. Почему не достаточно одного?

И еще вопросик: Чем хороши по питанию танталовые конденсаторы?

[furymaxx]

В цифровых схемах обычно ставится 0.1мкФ керамика с диэлектриком X7R и параллельно 1000 пФ керамика с диэлектриком NP0. У этих двух типов коденсаторов разный рабочий частотный диапазон, т.е. обеспечивается эффективное подавление в более широкой полосе частот.

[zltigo]

В цифровых схемах обычно ставится 0.1мкФ керамика с диэлектриком X7R и параллельно 1000 пФ керамика с диэлектриком NP0.

Два, это уже практически в далеком прошлом. Вот например рекомендации производителя по совершенно обыденному по нынешним временам Cyclone лежащему у меня перед носом:

(10) Decouple VCCA power island with a parallel combination of 1x47uF, 1x4.7uF, 1x0.1uF, 1x0.022uF, 1x0.01uF, 1x0.0047uF, 2x0.022uF, 1x0.001uF. Use 0402 package for 0.1uF and smaller
capacitors for lower mounting inductance. Place 0.1uF and smaller capacitors as close to the device as possible. On-board capacitors do not decouple higher than 100 MHz due to ”Equivalent Series
Inductance” of the mounting of the packages. Proper board design techniques such as interplane capacitance with low inductance should be considered for higher frequency decoupling. To minimize
impact on jitter, a 20mV ripple voltage was used in the analysis for VCCA decoupling.
.....
(11) Decouple VCCD_PLL power island with a parallel combination of 1x470uF(low ESR Tantalum), 1x4.7uF, 5x0.1uF, 2x0.01uF, 1x0.0047uF, 1x0.0022uF. Use 0402 package for 0.1uF and smaller
capacitors for lower mounting inductance. Place 0.1uF and smaller capacitors as close to the device as possible. On-board capacitors do not decouple higher than 100 MHz due to ”Equivalent Series
Inductance” of the mounting of the packages. Proper board design techniques such as interplane capacitance with low inductance should be considered for higher frequency decoupling. To minimize
impact on jitter, a 20mV ripple voltage was used in the analysis for VCCD_PLL decoupling.