Зачем кондеры впараллель? Опции

[lun]

В даташитах в рекомендуемых схемах включения часто рисуют между VCC и GND параллельно 3 кондера, например 10nF, 100nF и 2.2uF. Почему не достаточно одного?

И еще вопросик: Чем хороши по питанию танталовые конденсаторы?

[furymaxx]

В цифровых схемах обычно ставится 0.1мкФ керамика с диэлектриком X7R и параллельно 1000 пФ керамика с диэлектриком NP0. У этих двух типов коденсаторов разный рабочий частотный диапазон, т.е. обеспечивается эффективное подавление в более широкой полосе частот.

[zltigo]

В цифровых схемах обычно ставится 0.1мкФ керамика с диэлектриком X7R и параллельно 1000 пФ керамика с диэлектриком NP0.

Два, это уже практически в далеком прошлом. Вот например рекомендации производителя по совершенно обыденному по нынешним временам Cyclone лежащему у меня перед носом:

(10) Decouple VCCA power island with a parallel combination of 1x47uF, 1x4.7uF, 1x0.1uF, 1x0.022uF, 1x0.01uF, 1x0.0047uF, 2x0.022uF, 1x0.001uF. Use 0402 package for 0.1uF and smaller
capacitors for lower mounting inductance. Place 0.1uF and smaller capacitors as close to the device as possible. On-board capacitors do not decouple higher than 100 MHz due to ”Equivalent Series
Inductance” of the mounting of the packages. Proper board design techniques such as interplane capacitance with low inductance should be considered for higher frequency decoupling. To minimize
impact on jitter, a 20mV ripple voltage was used in the analysis for VCCA decoupling.
.....
(11) Decouple VCCD_PLL power island with a parallel combination of 1x470uF(low ESR Tantalum), 1x4.7uF, 5x0.1uF, 2x0.01uF, 1x0.0047uF, 1x0.0022uF. Use 0402 package for 0.1uF and smaller
capacitors for lower mounting inductance. Place 0.1uF and smaller capacitors as close to the device as possible. On-board capacitors do not decouple higher than 100 MHz due to ”Equivalent Series
Inductance” of the mounting of the packages. Proper board design techniques such as interplane capacitance with low inductance should be considered for higher frequency decoupling. To minimize
impact on jitter, a 20mV ripple voltage was used in the analysis for VCCD_PLL decoupling.

[sheh]

Два, это уже практически в далеком прошлом. Вот например рекомендации производителя по совершенно обыденному по нынешним временам Cyclone лежащему у меня перед носом:

Я не вкурсе как у альтеры, но у Xilinx в Virtex5 бОльшую часть конденсаторов поставили под корпус (конешно жаль что только под некоторые корпуса). В целях фильтрации питания лучшего решения не придумаешь: близко к источнику помехи, нет паразитных эффектов от корпусов конденсаторов, упрощается PCB, да и в конце концов список Bill Of Material становится короче.

Извините, что немного не по теме.

[zltigo]

Я не вкурсе как у альтеры, но у Xilinx в Virtex5...

В данном описанном мной случае, это совсем не крутой, по отношению топовым чипам, чип в банальном LQFP144 корпусе Соответственно никаких промежуточных носителей с емкостями быть не может в принципе.

[sheh]

В данном описанном мной случае, это совсем не крутой, по отношению топовым чипам, чип в банальном LQFP144 корпусе Соответственно никаких промежуточных носителей с емкостями быть не может в принципе.

Прошу извинить меня. Я не в коем случае не хотел сказать, что xilinx лучше альтеры, или чтото в этом роде. Просто хотел привести пример удачного решения в плане развязывающих цепей. Немного не расчитал тон моего сообщения.

Хотелось бы надеятся, что в будущем производители чипов решат за нас проблему фильтрации шумов по питанию, например как это делает xilinx.