TMS320C280, Как он Опции

[anton]

Что скажете о подобном звере кто нибуть сталкивался?

[Ostver]

При рисовании схемы надо не забыть позаботиться об очередности подачи питания - это важно.

Не так давно, точно не помню на каком форуме, этот вопрос обсуждался. В описании ничего об этом не сказано, да и конкретно никто не может сказать о необходимой последовательности подачи питания. Также, на Evalboard я не встречал организации задержки в подаче питания процессора. Не факт.

[dxp]

При рисовании схемы надо не забыть позаботиться об очередности подачи питания - это важно.

Не так давно, точно не помню на каком форуме, этот вопрос обсуждался. В описании ничего об этом не сказано, да и конкретно никто не может сказать о необходимой последовательности подачи питания. Также, на Evalboard я не встречал организации задержки в подаче питания процессора. Не факт.

Вы не правы. Открываем даташит на МК. В разделе 6.8 "Power Sequencing Requirements" читаем:

"TMS320F2812/F2811/F2810 silicon requires dual voltages (1.8-V or 1.9-V and 3.3-V) to power up the CPU, Flash, ROM, ADC, and the I/Os. To ensure the correct reset state for all modules during power up, there are some requirements to be met while powering up/powering down the device. The current F2812 silicon reference schematics (Spectrum Digital Incorporated eZdsp. board) suggests two options for the power sequencing circuit".

И далее:

"• Option 1:
In this approach, an external power sequencing circuit enables VDDIO first, then VDD and VDD1 (1.8 V or
1.9 V). After 1.8 V (or 1.9 V) ramps, the 3.3 V for Flash (VDD3VFL) and ADC (VDDA1/VDDA2/AVDDREFBG)
modules are ramped up. While option 1 is still valid, TI has simplified the requirement. Option 2 is the
recommended approach.
• Option 2:
Enable power to all 3.3-V supply pins (VDDIO, VDD3VFL, VDDA1/VDDA2/VDDAIO/AVDDREFBG) and then
ramp 1.8 V (or 1.9 V) (VDD/VDD1) supply pins.
1.8 V or 1.9 V (VDD/VDD1) should not reach 0.3 V until VDDIO has reached 2.5 V. This ensures the reset
signal from the I/O pin has propagated through the I/O buffer to provide power-on reset to all the modules
inside the device. See Figure 6−10 for power-on reset timing."

Для С281х этого не требуется, но вопрошающему, насколько я понял, надо именно флешовый вариант, про него я и говорил.

Что касается кита (который от Spectrum Digital), то там это как раз реализовано, как требуется. Могу картинку прислать с фргаментом схемы из доки на кит (сюда она почему-то не хочет слаться).