|
На схеме рисуем одно, а на плате хотим другое, как привести в соответсвие? |
|
|
|
Sep 16 2008, 11:57
|

Гуру
     
Группа: Свой
Сообщений: 2 113
Регистрация: 1-11-05
Пользователь №: 10 359

|
Здрасте...
Итак, на схеме имеем BGA корпус ПЛИС и подключенную к ней SDRAM. Во время рисования схемы, выводы соединяю, так сказать, заподряд. Начинаем разводить и, конечно, наблюдаем совершенно неудобные для разводки связи, с перехлестами.
Каким максимально удобным способом можно разорвать (так и не понял, как разорвать связи) связи, установить новые, такие чтобы разводка получилась в одном слое "шиной", затем сравнить со схемой и... откорректировать схему? Желательно не полностью вручную...
--------------------
Быть. torizin-liteha@yandex.ru
|
|
|
|
|
 |
Ответов
|
Sep 26 2008, 09:10
|

Adept
     
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343

|
Цитата(torik @ Sep 26 2008, 14:36)  А вот можно ли в процессе разводки ПП сделать изменения на схеме, небольшие, и после этого обновить связи в разводчике?
Ну, скаем, плату почти развел и тут появилась необходимость добавить резистор. Дорисовываю его на схеме и... можно ли не испортив результаты разводки добавить в разводчик этот резистор? Да. Этапы такие. - Добавляем резистор.
- Даем команду Annotate, резистор получит номер, следующий за старшим номером резистора, уже имеющегося на плате. Реаннотирование пока не делаем.
- Делаем апдейт платы - резистор появился там.
- Теперь в схеме можно сделать реаннотацию (т.е. сбросить позиционные и проаннотировать снова, чтобы порядок следования позиционных был правильным).
- Снова апдейт платы - номера резисторов на плате приводятся к порядку на схеме.
Сразу добавить резистор и переаннотировать схему нельзя - тогда при апдейте платы программа начнет материцца, что линки компонентов нарушены (уникальные ID и позиционные "съехали"). Поэтому надо делать последовательно. Так все работает хорошо, многократно этим пользовался и пользуюсь еще со времен первых версий протелов.
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
Sep 26 2008, 12:18
|

Adept
     
Группа: Свой
Сообщений: 3 469
Регистрация: 6-12-04
Из: Novosibirsk
Пользователь №: 1 343

|
Цитата(Vokchap @ Sep 26 2008, 17:38)  На самом деле ID останутся старыми. Поскольку по ним синхронизируемся, то будет предложено только сменить Designator и переименовать список Net Name.  ID-то остаются прежними, но если сделать не так, как описано, будут проблемы. Программа при апдейте проверяет соответствие ID и позиционных. Если количество компонентов осталось прежним, то она соображает, что надо переименовать позиционные. Но есть при апдейте компонентов в схеме оказалось больше, да еще и есть компонент, у которого позиционное и ID не совпадают с теми, какие на ПП, то выдается сообщение о нарушении Component Links и предлагается руками установить соответствия. Поэтому приходится делать в два этапа: сначала добавлять компонент на ПП, не нарушая порядок позиционных, затем менять позиционные, не нарушая равенство количеств компонентов в схеме и на ПП. Технически ничего сложного для программы нет и в исходной ситуации - все можно сразу разрулить, но до недавнего времени описанный эффект имел место быть. Возможно, в последней версии это, наконец, пофиксили, специально не проверял, но очень сомнительно.
--------------------
«Отыщи всему начало, и ты многое поймёшь» К. Прутков
|
|
|
|
|
Sep 26 2008, 13:16
|

Гуру
     
Группа: Модераторы
Сообщений: 11 653
Регистрация: 25-03-05
Из: Минск
Пользователь №: 3 671

|
Цитата(dxp @ Sep 26 2008, 15:18)  ID-то остаются прежними, но если сделать не так, как описано, будут проблемы. Программа при апдейте проверяет соответствие ID и позиционных. Если количество компонентов осталось прежним, то она соображает, что надо переименовать позиционные. Но есть при апдейте компонентов в схеме оказалось больше, да еще и есть компонент, у которого позиционное и ID не совпадают с теми, какие на ПП, то выдается сообщение о нарушении Component Links и предлагается руками установить соответствия. Поэтому приходится делать в два этапа: сначала добавлять компонент на ПП, не нарушая порядок позиционных, затем менять позиционные, не нарушая равенство количеств компонентов в схеме и на ПП.
Технически ничего сложного для программы нет и в исходной ситуации - все можно сразу разрулить, но до недавнего времени описанный эффект имел место быть. Возможно, в последней версии это, наконец, пофиксили, специально не проверял, но очень сомнительно. Эффект есть, но когда меняется пару элементов-- как правило без проблем. Проблемы начинаются, когда добавляют целыми листами, и там обозначения совпадает. Пару раз нарывался когда и при этом ID совпадало. Тут совсем сложнее. Поэтому согласен, лучше пошагово. Меньше проблем потом рассасывать.
|
|
|
|
Сообщений в этой теме
torik На схеме рисуем одно, а на плате хотим другое Sep 16 2008, 11:57 Владимир AR0138 Whats New in Altium Designer 6.3
13 страниц... Sep 16 2008, 12:17 torik Где это взять? И может быть чего по-русски? Sep 16 2008, 12:33 Vokchap Как вариант можно на схеме делать соединения порто... Sep 16 2008, 12:37 torik У меня шинами и нарисовано, да.
Net-ы отключу (ви... Sep 16 2008, 13:00 Владимир Цитата(torik @ Sep 16 2008, 16:00) У меня... Sep 16 2008, 14:05 torik Где писало-то?
Нашел вроде бы...
http://www.euro... Sep 25 2008, 10:08 torik Возник вопрос.
Имеем подключение SDRAM к, скаже... Sep 26 2008, 05:59 Владимир ЦитатаТеперь вариант посложнее: между ПЛИС и SDRAM... Sep 26 2008, 06:24    Vokchap Цитата(dxp @ Sep 26 2008, 15:18) Но есть ... Sep 26 2008, 16:11 Владимир Цитатакогда в разводчике ПП мы сделали это самое с... Sep 26 2008, 08:52 torik Век разводи - век учись! Sep 26 2008, 09:29 torik Попробовал все это дело - плата по результатам изм... Sep 26 2008, 10:59 Владимир Цитатавероятность события 1 / (26 ^ 8).
Ну не совс... Sep 26 2008, 16:46 Vokchap Цитата(Владимир @ Sep 26 2008, 19:46) Доб... Sep 26 2008, 17:04 Владимир ЦитатаКстати, есть процедура принудительной смены ... Sep 26 2008, 17:11 Vokchap Цитата(Владимир @ Sep 26 2008, 20:11) Да ... Sep 27 2008, 12:44  Владимир Цитата(Vokchap @ Sep 27 2008, 15:44) Не в... Sep 27 2008, 14:03   Vokchap Цитата(Владимир @ Sep 27 2008, 17:03) Опя... Sep 27 2008, 15:04 Владимир Развели однако флейм
Ладно подытожу.
1/ Вероятност... Sep 27 2008, 15:25 Vokchap Думаю вопрос раскрыли достаточно. Sep 27 2008, 16:21 torik Уважаемые знатоки! Это углубление в теорию яви... Sep 29 2008, 05:34 Владимир Вы бы скрины приложили, и ли полностью проблемный ... Sep 29 2008, 08:41 torik Пардон, это я ошибся - все поменялось на схеме. Но... Sep 29 2008, 11:35 Владимир Цитатаальтиум просто перекинул номера выводов на с... Sep 29 2008, 12:11 Vokchap Цитата(Владимир @ Sep 29 2008, 15:11) Да.... Sep 30 2008, 11:06 Владимир ЦитатаЛогичнее ведь Net Label (Harness Entry) свап... Sep 30 2008, 12:52 Vokchap Цитата(Владимир @ Sep 30 2008, 15:52) Но ... Sep 30 2008, 13:03 torik Я не "оно", простите. Речь идет об АД. А... Oct 1 2008, 09:41 Владимир Цитата(torik @ Oct 1 2008, 12:41) Я не ... Oct 1 2008, 10:05  Vokchap Цитата(torik @ Oct 1 2008, 12:41) А что, ... Oct 1 2008, 10:51 Владимир ЦитатаЗачем-же IO в FPGA подключать линиями
Это да... Oct 1 2008, 11:13
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|