Синхронизация 2-х SSP в LPC2366 Опции

[Dopler]

Нужно получить некоторое подобие 2-х битного ЦАПа на частоте ~10МГц. Для этого есть идея использовать параллельно 2 SSP, т.е. выводить синхронно два битовых потока. Встает вопрос - как их синхронизировать. Сначала хотел сделать 1 SSP мастером, второй слейвом (с объединением клоков). В таком случае синхронизация получилась бы автоматически. Но оказалось, что

In Slave mode, the SSP clock rate provided by the master must not exceed 1/12 of the
SSP peripheral clock

Может быть, есть еще какие-нибудь варианты? Желательно, конечно, обеспечить одновременность начала битовых потоков, но в крайнем случае можно рассмотреть варианты постоянного сдвига на целое число бит.

[zltigo]

Может быть, есть...

Конечно - использовать естественным образом I2S на удвоенной частоте добавив к нему примитивный дешифратор битового потока на два.

[Dopler]

Конечно - использовать естественным образом I2S на удвоенной частоте добавив к нему примитивный дешифратор битового потока на два.

Дешифратор может и примитивный, но все равно громоздкий. Как минимум сдвиговый регистр+триггер.

Вот если бы SSP поддерживал бы слова 2 бита, то триггер бы не понадобился, хватило бы только сдвигового регистра и сигнала FS.

[zltigo]

Как минимум сдвиговый регистр+триггер.

Сдвиговый-то зачем? Пара D триггеров запоминающие каждый свой бит из потока и триггер делящий для них частоту. Можно одним корпусом, можно из "одногейтовых" набрать...