непонятки с симплифай и, FIFO16 на v4 Опции

[des00]

Добрый день господа!

есть двухклоковый дизайн 1 частота ~30MHz, другая 100/200MHz.
развязанный между собой 2 ФИФО. Сигналы чтения, записи по клок доменам разнесены правильно (проверил раз на 10, да и в железе работатет).
Констрейны сиплифаю прописаны тоже, вроде бы, в соответсвии с требованиями документации.

Проблема в том, что симплифай находит дополнительную частоту (system), по сигалам записи, чтения со стороны более высокой частоты.
Причем на RTL ее нет, латчей на этим сигналам (записи, чтения) тоже нет.

В чем может быть проблема ?

[vetal]

Я соглашусь, что на это не стоит обращать внимание, чотя полезно, т.к. оно показывает статическую составляющую вашего проекта.
Только что ставил эксперимент c птичкой оно есть, а без птички его нет.

[des00]

Я соглашусь, что на это не стоит обращать внимание, чотя полезно, т.к. оно показывает статическую составляющую вашего проекта.
Только что ставил эксперимент c птичкой оно есть, а  без птички его нет.

хмм а вот это интересно, может быть у меня аспирин не той системы,
замечал я за симплифаем, что у меня стоит странные глюки.

Хотя эта опция относиться вроде к IO ко входу/выходу и предназначена для оценки "внешней" тактовой частоты, т.е. учитывет tsu, th для IO ячеек.

Нужно еще раз проверить, галка снята точно.