Lupa-300 вопросы..., Траблы с image sensor... Опции

[_nemo_]

Привет всем! Есть кто-нибудь, кто работал с этим чудом или аналогичным? Имеется много вопросов...

[dinam]

Привет всем! Есть кто-нибудь, кто работал с этим чудом или аналогичным? Имеется много вопросов...

Собираюсь попробовать пару матриц от Cypreess, в том числе и эту. О каких проблемах вы говорите? Можно поподробнее?

[_nemo_]

Собираюсь попробовать пару матриц от Cypreess, в том числе и эту. О каких проблемах вы говорите? Можно поподробнее?

Давно сюда не забредал. Проблема так и не решена. Матрица подключена через PPI. При чтении кадров практически всегда вываливается ошибка. При попытке посмотреть, что же творится на входных ногах PPI (анализатор на подходе ) продублировал frame_valid и line_valid и clock на входы 537-го. Во время активного frame_valid количество line_valid соответствует документации = 480, но количество clock почему-то внутри line_valid 1020 (1019), иногда 640. Ведет себя как-то... нестабильно, то так, то сяк. Сейчас вот выдает один кадр и перестает генерить сигналы синхронизации (режим мастер)

Если есть, что сказать, буду рад услышать.

[tvv]

Давно сюда не забредал. Проблема так и не решена. Матрица подключена через PPI. При чтении кадров практически всегда вываливается ошибка.

Откуда вываливается? И куда?

При попытке посмотреть, что же творится на входных ногах PPI (анализатор на подходе ) продублировал frame_valid и line_valid и clock на входы 537-го. Во время активного frame_valid количество line_valid соответствует документации = 480, но количество clock почему-то внутри line_valid 1020 (1019), иногда 640. Ведет себя как-то... нестабильно, то так, то сяк. Сейчас вот выдает один кадр и перестает генерить сигналы синхронизации (режим мастер)

Это, скорее всего, проблема с reset. Чип очень капризен к запуску и надо все делать в точности по даташиту (п 4.4, 4.5). Если у Вас нога reset'a не подтянута сопротивлением к земле, то нормально работать не будет. После загрузки BF должен поставить высокий уровень. Третье состояние недопустимо! Кроме того, я не знаю как у 537, но у 561 максимальная частота на PPI, по datasheet, 66MHz. Хотя до 80 гонится, но это оверклок со всеми исходящими. У Вас какая частота? Так же осторожнее с spi. У BF резкие фронты и желательно согласовать линии резисторами (10-100 ом в линию) и подтянуть уровни к неактивным при загрузке. Если все сделано правильно, то, после включения, чип стабильно генерит кадры с частотой 250Гц в мастер моде.

[dinam]

Это, скорее всего, проблема с reset. Чип очень капризен к запуску и надо все делать в точности по даташиту (п 4.4, 4.5). Если у Вас нога reset'a не подтянута сопротивлением к земле, то нормально работать не будет. Если все сделано правильно, то, после включения, чип стабильно генерит кадры с частотой 250Гц в мастер моде.

Ну вот и у меня дошли руки до этой матрицы. И похоже я наступаю на те же грабли с reset. Во время подачи напряжения питания у меня Vddd подаётся раньше других напряжений. Ножка RESET_N притянута к земле резистором. После установки сброса в 1, матрица не генерит кадровые импульсы . После загрузки регистров по SPI, матрица вроде нормально начинает работать, но с одним НО. Всё изображение с какими-то вертикальными полосами. Откуда они не пойму. Может мои проблемы из-за того что я подаю 80МГц с FPGA?
После IBIS4-6600 думал хуже datasheeta быть не может, оказалось может . Например, в тексте упоминаются регистры, которых нет в таблице с описанием регистров, информативность этой таблицы стало ещё хуже. Часто по тексту упоминаются какие то пункты, но datasheet не разбит на пункты!! Вот и tvv упоминал о пунктах. У меня есть 2 datasheet более старый по дате rev E и поновее rev D, который сейчас лежит на сайте Cypress .

Прикрепленные файлы

 Test00.zip ( 187.49 килобайт ) Кол-во скачиваний: 36

 

[tvv]

Ну вот и у меня дошли руки до этой матрицы. И похоже я наступаю на те же грабли с reset. Во время подачи напряжения питания у меня Vddd подаётся раньше других напряжений. Ножка RESET_N притянута к земле резистором. После установки сброса в 1, матрица не генерит кадровые импульсы . После загрузки регистров по SPI, матрица вроде нормально начинает работать, но с одним НО. Всё изображение с какими-то вертикальными полосами. Откуда они не пойму. Может мои проблемы из-за того что я подаю 80МГц с FPGA?
После IBIS4-6600 думал хуже datasheeta быть не может, оказалось может . Например, в тексте упоминаются регистры, которых нет в таблице с описанием регистров, информативность этой таблицы стало ещё хуже. Часто по тексту упоминаются какие то пункты, но datasheet не разбит на пункты!! Вот и tvv упоминал о пунктах. У меня есть 2 datasheet более старый по дате rev E и поновее rev D, который сейчас лежит на сайте Cypress .

Если мастер мода и сброс 1, должна генерить. Ноги spi тоже подтяните к уровням, он очень капризен к z-состоянию. А так, нормальный кадр fpn, только уровень черного или усиление задрано. FPN у этой матрицы вычитается только программно, у Cypress есть нота на эту тему. Да, если Вы закроете сенсор и увидите, что все данные 0x3FF это нормально, просто в FPGA их надо проинвертировать (у BF пришлось ставить инверторы, чтобы не терять время проца). Даташит написан "убористо", но по существу разобраться можно. В крайнем случае, можно писать в техподдержку.

[dinam]

Если мастер мода и сброс 1, должна генерить. Ноги spi тоже подтяните к уровням, он очень капризен к z-состоянию.

Как понять ЕСЛИ мастер мода? Насколько я понял из datasheet выбрать мастер можно только прописав соответствующий бит в регистре 0. А мы говорим о случае, когда после (и во время) сброса мы SPI регистры не трогаем. У меня все входы матрицы подтянуты внутренними резисторами FPGA. Но всё равно после того как я делаю на RESET_N - 1, FRAME_VALID = 0. А на LINE_VALID нормальные импульсы, какие и должны быть. Хотя если я подаю отрицательный импульс на RESET_N, то один кадровый импульс выдаётся.

А так, нормальный кадр fpn, только уровень черного или усиление задрано. FPN у этой матрицы вычитается только программно, у Cypress есть нота на эту тему. Да, если Вы закроете сенсор и увидите, что все данные 0x3FF это нормально, просто в FPGA их надо проинвертировать (у BF пришлось ставить инверторы, чтобы не терять время проца). Даташит написан "убористо", но по существу разобраться можно. В крайнем случае, можно писать в техподдержку.

По поводу FPN, похоже начинаю понимать, т. е. для каждого столбца будет своё калибровочное значение уровня черного? То что выходные сигналы надо проинвертировать мне уже сказала служба поддержки . Ну неужели об этом нельзя было конкретно сказать в datasheet? И на мой взгляд он написан не убористо, а просто безалаберно (паршиво). Ну и служба поддержки тоже вызывает двоякое впечатление. Похоже она сама не понимает как работают их матрицы .