Многопроцессорнось и CUDA при моделировании описаний на HDL языках Опции

[dvladim]

Вопрос такой:
Какие пакеты моделирования позволяют задействовать ресурсы всех доступных процессоров в системе, кластеры, ресурсы процессора видеокарты (используя CUDA), внешние аппаратные ускорители (какие?) для ускорения моделирования?

Вообще интересно как хорошо распараллеливается моделирование HDL описаний. Насколько линейно влияет увеличение числа процессоров? Насколько важна потоковая скорости и задержки подсистемы памяти?

Желательно (если это возможно) в примерах с конкретными цифрам: каков объем проекта; язык; количество тестовых векроров (событий) при моделировании; использованная система - железо, ОС, софт; время компиляции и моделирования; занятый объем памяти?

[al1]

Аппаратные ускорители начинаются от одного Мега$
Дальше интересно?
Про менторовские могу сказать что последние поколения работают по принципу плис: загоняете туда синтезированный hdl код (вроде, вместе с sdf файлом, хотя тут неясно) и он формирует нужную аппаратную логику. На "выходе" проводки эмитирующие пины будущей IC, которые "цепляются" к прототипу платы.
Поэтому скорость много больше любого симулятора, а в некоторых случаях и вообще, равна скорости работы будущей IC (если сам IC будет очень медленный ).

[dvladim]

Аппаратные ускорители начинаются от одного Мега$
Дальше интересно?

Мегабакс это сильно. Ожидалось конечно 5-6-ти значные цифры.
"по принципу плис" это хорошо, но в моделировании хотелось бы и X и Z увидеть и нарушения setup/hold и прочие timing violations.

Опыт работы с таким девайсом есть? Каких размеров проект влезет?