Синхронизация в проекте с 2-мя глобальными синхрочастотами Опции

[gramalexus]

В существующей плате на FPGA Cyclone на глобальные входы GCLK заведены две независимых синхрочастоты , каждая тактирует свою схему. Как синхронизировать обмен данными между схемами и избежать Warnings? С одной глобальной синхрочастотой понятно, а как быть с двумя?

[vadimuzzz]

dual clock fifo вам в помощь