Видеокарта на ПЛИС Опции

[chel]

Здравствуйте.
Возникла задача разработать видеокарту на ПЛИС. Требования разрешение 800 x 600, количество цветов допустимо 16 битное, но крайне желательно 32 битное. Планирую использовать Xilinx Spartan3 или 3e.
Подскажите, возможно ли такое? Может где уже есть готовые примеры структуры и кода (Verilog)?

[Vadim_nsk]

Здравствуйте.
Возникла задача разработать видеокарту на ПЛИС. Требования разрешение 800 x 600, количество цветов допустимо 16 битное, но крайне желательно 32 битное. Планирую использовать Xilinx Spartan3 или 3e.
Подскажите, возможно ли такое? Может где уже есть готовые примеры структуры и кода (Verilog)?

У меня похожая задача. Нужен универсальный (насколько возможно) контроллер FTF с поддержкой 2D графики. Надоело копировать одно и тоже из одного проекта в другой. Хочется уже выделить функционально законченный модуль. Отсюда вопрос ко всем. Насколько актуальной вам кажется такая затея в рамках открытого проекта?
Структура примерно такова:
- микроконтроллер (решает другие задачи помимо вывода на дисплей)
- шина подключения к видеоконтроллеру (Wishbone, SPI или др.)
- "универсальный" видеоконтроллер
- адаптер шины к TFT, если требуется (например в LVDS, если у TFT шина LVDS) или DVI
- TFT
Микроконтроллер может видеть видеопамять как внешнюю и рисовать своими силами, а может использовать "язык команд", вроде шейдеров в видеокартах, и рисовать ресурсами видеоконтроллера. Предполагается реализация некоторых графических примитивов, знакогенератор, курсор...
Реализация предполагается на Xilinx Spartan-3E(A,AN).
Хочется услышать мнение опытных специалистов...

Предложенный выше материал (ссылки) сейчас изучаю...

[Alex77]

В копилку...
В EDK 10.1.3 появился ip-core XPS TFT


The XPS Thin Film Transistor (TFT) controller is a hardware
display controller IP core capable of displaying 256k colors.
The XPS TFT controller connects as a master on the PLB
V4.6 (Processor Local Bus with Xilinx simplification) and
reads the video pixel data from PLB attached video memory.
This core also connects as a slave to the PLB or DCR (Device
Control Register) bus for the register access. This core is
capable of configuring Chrontel CH-7301 DVI Transmitter
Chip through I2C interface

[Vadim_nsk]

В копилку...
В EDK 10.1.3 появился ip-core XPS TFT

Platform Studio and EDK
Integrated development environment containing tools to facilitate the creation of your embedded platforms - FREE for 60 days!

А это не соответсвует идее открытого проекта.

[Alex77]

Platform Studio and EDK
Integrated development environment containing tools to facilitate the creation of your embedded platforms - FREE for 60 days!

А это не соответсвует идее открытого проекта.

открытый проект это:
Бесплатная среда разработки ?
Или бесплатный (или по другому открытый) IP-core ?

Я что-то нигде не заметил исходных требований об "открытом проекте" у автора.

ps: в mpmc есть еще что-то связаное с video

Video Frame Buffer Controller PIM
The Video Frame Buffer Controller (VFBC) allows a user IP to read and write data in two dimensional
(2D) sets regardless of the size or the organization of external memory transactions. The VFBC can be
used in video applications where hardware control of 2D data is needed to achieve real time operation.
Typical video applications are: motion estimation, video scaling, on-screen displays, and video capture
used in video surveillance, video conferencing and video broadcast.
Features
• 2D data transfers (32,640 bytes x 16,777,216 lines maximum and two 32-bit words minimum.)
• Asynchronous FIFO command interface.
• Separate asynchronous FIFO write and read data interfaces.
• Configurable 32- or 64-bit NPI data width.
• Independently configurable write and read data widths of 8-, 16-, 32-, or 64-bit.
• Configurable FIFO depths.
• Configurable almost full and almost empty flags.
• Independent write, read, and command FIFO resets.
• Flushable data FIFOs.