разводка ножек ПЛИС Опции

[paskal]

Имеется большой проект. В составе 32-битный проц, различные микросхемы, и все заведено на циклон-2. Естественно в схеме полным полно широких шин. Инженер, который пишет библиотеки на PCADе раскидал пользовательские выводы как попало. Т.е. банки идут не подряд, а вперемешку.
Интересует вопрос: одну шину можно развести на схеме тоже вперемешку с разными банками, или это может привести к проблемам (разные задержки на разных разрядах, или плохо будет разводится ПЛИС)?

[EvgenyNik]

Вообще, одна из фич ПЛИС это как раз - назначение выводов так, как удобно разводчику PCB с последующим назначением в FPGA-проекте. Большинство разработчиков этим весьма активно и успешно пользуются.
Но... у всех фич есть ограниченные условия применяемости и целесообразности. Надо смотреть конкретный проект по требованиям к скорости, фазовым задержкам и т.п. сигналов.
И это ещё не всё. Вы можете очень классно назначить выводы в FPGA-проекте, но потерять все времянки и свойства сигналов именно на этапе разводки.
Если же ваша ПЛИС зажигает светодиодики, пишет на текстовом LCD-экранчике, читает кнопки, общается не шустро по SPI/I2C и вообще ведёт неспешную внешнюю жизнь :-) , пусть даже и по параллельным шинам - можете не переживать. Главное - отследить питание VCCIO, если оно требуется разным (3.3, 2.5,...), чтобы не оказаться в тупике из-за перемешивания IO по разным банкам.