core in EDK 7.1 Опции

[timizz]

Такая вот проблемма.
Есть 3-ри версии opb_pci _a ,_b , _c. Когда добавляю ядра в EDK видно только
_a и _c, подскажите пожалуйста что нужно зделать чтоб можно было добавить _b весрию.
(все 3-ри версии лежат у меня в одном месте а иммено ...\edk71\hw\XilinxProcessorlPLib\pcores\)
Спасибо.

[3.14]

Попробуйте в MHS файле указать HW_VER = 1.00.b, сам проверить не могу, лицензия не сгенерирована. Еще, а зачем Вам именно В, ведь С это ее продолжение. Список дополнений:

Код

Updated to include "lite" bridge without FIFOs or burst support, new parameters to remove the interrupt module and/or IP reset module, discussion output signals for including an internal arbiter and removed parameters that had no effect or had a single allowed value. Although all changes were enhancements, the version was incremented to v1c.

Add figure to OPB PCI Bus Interface Parameters section to close CR 186049

Updated for Gmm; updated trademarks and supported device family listing.

Converted to new DS template; updated figures to Xilinx graphic standards, reformatted tables; performed overall review and editing.