Глобальный clock в Xilinx Опции

[dsmv]

Есть проблема:
ПЛИС Xilinx Spartan-3, ISE 7.3
На вход подаётся шина данных и тактовый сигнал 200 MHz. Все эти сигналы
поступают на узел перепаковки, который расположен рядом с входными ножками. При разводки в ISE 6.2 всё нормально. А вот ISE 7.3 упорно помещает тактовый сигнал на глобальную линию. Соответственно он тянется в середину ПЛИС и возвращается обратно. Мне это не нужно.

Вопрос: Как запретить перевод тактового сигнала на глобальную линию ?

[3.14]

Как уже верно подмечено, великое благо когда тактовый находится на глобальной линии т.к. при этом не надо грузится о MAXSKEY и MAXDELAY. Ну а если так надо отключить, например у Sinplify констрейн есть который запрещает ему использовать глоб. линии, ну а железней самому подключить нужные линии через нужные буфера .