SI как убить индуктивность вывода? Опции

[Paul]

Привет All.
Помогите нейтрализовать индуктивность вывода. Есть шина данных 100МГц (двунаправленная). На этой шине в находятся в порядке следования DSP - FPGA1 - SDRAM - FPGA2. Топологически импеданс линии 70 Ом. Это так для справки. Линия согласована. Индуктивности/емкости выводов DSP - 3.6нГн/3пФ, SDRAM - 4нГн/4пФ, FPGA (PQFP208) - 14.5нГн/7пФ. Пока нет FPGA1 (между DSP и SDRAM) линию удается хорошо согласовать - фронты гладкие, вершины достаточно плоские, выбросы незначительные. Стоит подключить FPGA1 - все разваливается - на FPGA1 появляется сильный звон, сопоставимый с амплитудой сигнала, на FPGA2 на фронте и спаде появляются ступеньки со склонностью к зазубрине, находящиеся в зоне неопределенности. Детальный анализ ситуации показал, что виновата индуктивность вывода FPGA (14.5нГн). Проба применения другого корпуса (BGA) с индуктивностью вывода 4нГн полностью решает проблему, но BGA применять не хотелось бы из-за трудностей монтажа. Ситуация осложняется также двунаправленностью линии, т.е. применение резистивных согласованных разветвителей результата не дает. Емкостной шунт около FPGA1 улучшает картину в середине линии, но существенно искажает края. В умных книжках по SI ответа на данный вопрос не нашел.
Помогите разобраться.
Спасибо.

[bms]

Ни в каких книжках ответ на свой вопрос и не найдёте, просто потому что в правильных книжках рекомендуют никогда не далать такие шины к у Вас. Если шина аж в 100МГц - её ни в коем случае нельзя разводить на несколько приёмников, тем более если шина двунаправленная. Исключение составляют шины с дифференциальными сигналами. В Вашем случае никакими способами на таких частотах Вам не удасться получить хороший сигнал на всех приёмниках одновременно. Выравнивая сигнал в одном месте - в другом будет лезть "грязь".
А если у вас шина ещё и разведена ветвями, а не последовательным обходом нагрузок - то вообще беда.
В Вашем случае можно попробовать моделированием с учётом топологии подобрать какие-либо паразитные "добавки" в схему, но вообще говоря маловероятно что что-то получится.
Либо снижайте частоты, либо переделывайте проект. Шины в 100МГц надо делать по принципу "из точки в точку", тем более двунаправленные. Либо делать их дифференциальными с хорошим согласованием.

А вообще такие проблемы можно отсекать ещё на этапе создания электрической схемы путём моделирования.

Если у Вас как-нибудь всё-таки получиться исправить ситуацию - поделитесь пожалуйста, я думаю это будет интересно не только мне.

[Igor_S]

. Если шина аж в 100МГц - её ни в коем случае нельзя разводить на несколько приёмников,

Soglasen na 200%, toljko prichem zdesj 100 MHz. Problemy SI sozdaet "rise/fall time", a wowse ne chasota. Esli shina 10 KHz, no rise/fall times porjadka 500 pS - problema ne ischeznet. Edinstwennoe, chto s umenjsheniem chastoty u Was pojawljaetsja wremja dlja "uspokoenija" zwona...