Цитата(Camelot @ Sep 15 2005, 11:07)
Спасибо большое за советы
Особенности применения ПЛИСины, как оказалось. Добавил по выходу SDA триггер, который засинхронизировал по системному клоку и включил "open-drain" в свойствах пина. Во время когда должен отвечать логгер, переключал SDA в третье состояние (если этого не делать, то уровень SDA не вытягивает до логического нуля, а провисает где-то до 2 В, т.е. остается в логической единицей).
Наверно можно сделать все проще...
Что-то вчера в конце дня обсуждение пошло в 'косяк' (устали). Ну сами подумайте, зачем переключаться в Z-состояние, если надо переключиться на прием (сменить выход на вход для принятия бита подтверждения ACK со стороны DS1678)!?
Я не знаю Вашей схемотехнической реализации (приемника/передатчика на ПЛИС), но если прием идет по одному внешнему выводу, а передача по другому и они естественно соединены, то конечно выход надо переводить в Z на момент приема.