зазоры на топе .1 в термопереходах у контактных площадок, я понимаю что непротрав тут некритичен, но технологи обязательно придерутся, сделайте .15 в правилах InPoly - IsSMTPin (вроде так);
О_о правил clearance всего два, у меня обычно с десяток для всех слоев, типов КП, отдельно для Via и пр.;
под BGA неподключенные переходы!! и неименованные цепи откуда-то;
DRC я вижу не делали ни разу..
параметр зазор/проводник на внутренних слоях должен быть грубее, чем на внешних, это общее правило, в вашем случае для внутренних слоев скорее всего достаточно .2/.2, или даже .25/.25, но здесь наверно не получится.
можно посмотреть возможности производителей ПП на их сайтах, примерный перечень есть тут
http://electronix.ru/forum/index.php?showforum=19;однако там не следует принимать все минимально допустимые значения за истину, т.к. прайс становится космический
к тому же, BGA escape routing делается с тем, чтобы минизировать количество переходных отверстий, чтобы проводники "изнутри" встречали как можно меньше чужих переходов на своем пути;
два внешних ряда КП BGA можно и нужно развести _без_ переходов, по крайней мере в непосредственной близости от микросхемы;
про это можно почитать с картинками.
можно наверно сократить пару сигнальных слоев за счет оптимизации разводки BGA и fan-out'а
но это надо сначала посчитать для корпуса 484, 1мм
Снова возвращаемся к Gerber и файлам сверловки., возникли проблемы с пониманием того, что нужно
Nov 19 2008, 06:12
