Специалисты по XILINX...Подскажите по опции Registers IOB Packing Опции

[Singer]

Здравствуйте! Вот возник вопрос. У Ксайлинкса в опциях мэппера есть такой пункт - Perform registers and latches packing into iobs. Эту опцию рекомендуется включать для достижения наилучших скоростных результатов на внешних шинах. Я так понимаю что при этом триггера которые соединены с IOB просто переносятся в эти самые IOB, так? Вот возникает вопрос, а что происходит при включении этой опции, когда в VHDL коде между последним триггером и выходным пином присутствует комбинаторная логика? Он что, все равно добавляет регистр в IOB(несанкционированная задержка на такт!) или оставляет все как есть?

[Boris_TS]

Вот возникает вопрос, а что происходит при включении этой опции, когда в VHDL коде между последним триггером и выходным пином присутствует комбинаторная логика? Он что, все равно добавляет регистр в IOB(несанкционированная задержка на такт!) или оставляет все как есть?

ISE никакой отсебятины не добавляет.

Если может затолкать триггеры в IOB, то заталкивает. Если ей что-то помешает запихнуть триггер в IOB, то может выдать предупреждение вида: "вот если бы не то-то, то этот триггер прекрасно бы залез в IOB".

Рекомендую поглядывать FPGA Editor'ом на получившийся результат. И если чего не запихнулось в IOB - анализировать причины.

Ну а чтобы у меня не было каких-либо проблем, то я еще в и HDL описании вставляют все на интересующие меня регистры (триггеры) атрибут IOB=true.