Максимальная производительность 100 мбит ethernet на ПЛИС Опции

[d1n1s]

Необходимо добиться максимальной производительности 100 (мбит/с) ETHERNET .
т.е. минимизировать временную задержку на обработку кадра промышленного протокола перед посылкой в сеть для организации реалтайма.
В качестве аппаратной части рассчитываю на SPARTAN 3/3E, проц (до 200 Mips) и PHY-контроллер (внешний).
Посоветуйте пожалуйста насчёт архитектуры системы? Может есть какие примеры? например реализация МАС на ПЛИС.

[iosifk]

Необходимо добиться максимальной производительности 100 (мбит/с) ETHERNET .
Посоветуйте пожалуйста насчёт архитектуры системы? Может есть какие примеры? например реализация МАС на ПЛИС.

Можно взять KSZ8851SNL за 7 долл...
На входе SPI, на выходе сеть...
Толкайте в нее кадры типа IP, и ставьте QoS самого высокого уровня...
Если обестечите 80 МГц по SPI, то будет Вам полное счастье...
А если 80 - много, то можно взять контроллер и с параллельной шиной....
Ну и кроме всего прочего, там в ней неплохой буфер.

[Mahagam]

Можно взять KSZ8851SNL за 7 долл...
На входе SPI, на выходе сеть...
Толкайте в нее кадры типа IP, и ставьте QoS самого высокого уровня...
Если обестечите 80 МГц по SPI, то будет Вам полное счастье...
А если 80 - много, то можно взять контроллер и с параллельной шиной....
Ну и кроме всего прочего, там в ней неплохой буфер.

вроде ж этот чип до 50MHz?

более шустрым и дешёвым вариантом будет какой-нить чип PHY за $1.5 и MAC в плисине. MAC описывается по 70-80 строк на приёмник и передатчик, из которых половина - расчёт CRC
скорость будет максимально возможная. только успевайте готовые пакеты подносить.