Цитата(Самурай @ Dec 5 2008, 03:11)

Из своего опыта: вход - идеальный источник и linear PWL (по двум точкам), нагрузка - обычная емкость

. Очень неплохая корреляция по задержкам и выходным слопам с TSMC библиотекой (разница меньше 2% ). Для Internal Power погрешность больше, иногда до 10%.
Что касается выбросов тока источника, то информации недостаточно: что за выбросы, тип ячейки, условия характеризации и т.д. Если это не очень секретная информация

.
А вообще, как я понимаю, отрицательный выброс тока на шине питания очень даже возможен - за счет перезаряда емкости Gate-Source/Drain.
Да действительно, со слопами и задержками корреляция хорошая и при идеальном источнике. И сравниваемся мы тоже c TSMC.

C Internal Power теже проблемы, может чуть побольше в процентах ,чем в вашем случае. Во всем диапазоне templates разница между "эталонными" TSMC и нашими результатами неравномерна. При практически нулевых входных фронтах и нулевых нагрузочных емкостях имеем резулатат, меньший чем у TSMC.
Скажем при подачи сигнала на простой сел, единичный инвертор, часть его (сигнала) попадает напрямую через емкости о которых вы писали на выход (g-d) и если у нас RС-распределенный нетлист - к источнику (g-s). Это ведь вклад
входного источника в общее потребление, пусть и косвенный, раз снимаем ток с фиксированной ноды источника. Результат интегрирования i(t)- разность двух ~ равных по площади фигур

. Возможно тулы как-то избавляются от вклада входного источника. Поправьте, если что не так, матчасть страдает.......
Сообщение отредактировал spectre - Dec 6 2008, 17:17