Цитата(Tue @ Dec 6 2008, 20:53)

Lmx2315, coe-файл у вас не генерируется по той же причине, по которой vhdl/verilog коды фильтров, полученные в fdatool, не синтезируются. Причина - у вас все в двойной точности. Зайдите во вкладку "квантование". Отквантуйте ваш фильтр в фиксированную точку и будет вам счастье.
вот спасибо

, попробую на работе - дома матлаба нет ...да и айса тоже нет . Надеюсь поможет , если найду вкладку квантование .
Цитата(hitower1 @ Dec 6 2008, 22:24)

Lmx2315:
Если Вам нужны готовые реализации фильтров в качестве примера посмотрите на www.opencores.org
И учите матчасть без нее никуда, есть хорошая книга возможно Вам пригодится
Digital Signal Processing with Field Programmable Gate Arrays
автор: Dr. Uwe Meyer-Baese
http://www.dsp-book.narod.ru/books.htmlза книжку спасибо , про теорию оно понятно что изучать надо ..тока вот натура человеческая такая - хочется всего и сразу как говорится по мановению в.п. .
а на www.opencores.org я был , там теперь доступ получать нужно , я вроде постучался к ним - но не пишут , видать не поразил талантами , жаль там много чего интересного .
..по моему тут где-то у кого-то совет видел - вот чем пользуюсь в гугле набрать строку - поиск кода и первой строчкой в результатах идёт их сервис
http://www.google.ru/codesearch а в нём набираю lang:verilog fir - например , или что нужно .
Тока так я долго нужное искать буду , потому просьба продолжается к умным людям - на предмет есть у кого проги как фильтры цифровые генерить .
И не забудте подсказать как функцию sign(x) из блоков в айсе соорудить . Я пробовал делать из компаратора и сумматора , типа если число меньше нуля - то сумматор вычитает из 0 еденицу , если число больше нуля то сумматор складывает еденицу и ноль ...но по моему получается бред.
...подскажите люди добрые .