LPC2917 и PLL, Странности с выходной частотой Опции

[-=A.N.G.E.R=-]

Проблема в следующем: настроил PLL на 80МГц, исходники из примера от IAR (версия 5.20). Для теста в while(1) цикле дрыгаю ногой, однако частота "дрыга" далека от ожидаемой, больше 1,5МГц не разогналась. Пробовал delay_ms(1) ставить, вместо 1мс получал 20мс, т.е. вроде частота в 20 раз ниже.
Где собака порылась?

[SpiritDance]

В шине apb и медленном gpio. Чтоб разобратся возьмите даташиты на более поздние модели.

[-=A.N.G.E.R=-]

В шине apb и медленном gpio. Чтоб разобратся возьмите даташиты на более поздние модели.

Медленном gpio? Что Вы имеете ввиду? Судя по даташиту gpio тактируется от BASE_SYS_CLK - а его как раз настраиваю на 80МГц от PLL. Все регистры встают как надо, захват частоты присутствует. Похоже на то, что кристал игнорирует XTAL 16МГц и берет совю внутреннюю частоту, только это противоречит данным в регистре, ибо там четко написано - источник CLK - XTAL.