Не работает цепочка JTAG Опции

[Alexander123]

Здравствуйте!
Проблема заключается в следующем, есть две одинаковые платы на каждой из них в JTAG цепочку подключены CPLD (XC2C64A), FPGA (XC3S400), FLASH_PROM (XCF02S). Каждая плата по отдельности нормально работает с программатором. Когда соединяю эти две платы в цепочку, ничего не работает. Смотрел осциллографом сигналы, вроде все в норме, звона нет, уровни нормальные. Питание у каждой платы свое, свои стабилизаторы, а всясистема запитана от лабораторных источников.
В чем может быть дело? Помогите плиз!

[iosifk]

Когда соединяю эти две платы в цепочку, ничего не работает.

А сигнал управления? TMS?
у меня на сайте есть статьи о JTAG и там есть картинки по подключению нескольких микросхем в цепочку... Посмотрите, все ли правильно Вы включили...

[Alexander123]

А сигнал управления? TMS?
у меня на сайте есть статьи о JTAG и там есть картинки по подключению нескольких микросхем в цепочку... Посмотрите, все ли правильно Вы включили...

Все сигналы посмотрел, все ок! Может быть дело в том, что платы имею свои стабилизаторы питания? Устройства соединеные в единую последовательность не должны иметь одни цепи питания?

[iosifk]

Все сигналы посмотрел, все ок! Может быть дело в том, что платы имею свои стабилизаторы питания? Устройства соединеные в единую последовательность не должны иметь одни цепи питания?

Насколько я помню, автомат JTAG-контроллера после 4 или 5 тиктов синхрочастоты при наличии на TMS = 1 делает сброс.
А кто мешает для эксперимента сделать общее питание?
Теперь второй сюжет - это плохие фронты на ТСК. Попробуйте уменьшить тактовую частоту на 2 порядка. Если дело в затягивании фронтов, то здесь Вы увидите результат. Попробуйте сделать R или RC фильтры по TCK при переходе с платы на плату, чтобы убрать всплески на фронтах. Может быть это даст эффект.
У Ксайлинкса есть режим тестирования порта JTAG. Проверьте еще раз сигналы.
Если умеете работать с LPT портом, то можно подать на всю цепочку команду Bypass и изменить уровень данных на входе в цепочку проверить на сколько тактов он задерживается в цепочке.
Попробуйте поставить какую нибудь программу для сканирования цепочки, чтобы она Вам показала, что происходит, например UniversalScan.
Формально можно взять триггер, встроить в цепочку. Теоретически должно появиться неизвестное устройство...
Может еще Ксайлинкс по разному настроен для программирования каждой платы?
Больше пока ничего не видно...

[Alexander123]

Насколько я помню, автомат JTAG-контроллера после 4 или 5 тиктов синхрочастоты при наличии на TMS = 1 делает сброс.
А кто мешает для эксперимента сделать общее питание?
Теперь второй сюжет - это плохие фронты на ТСК. Попробуйте уменьшить тактовую частоту на 2 порядка. Если дело в затягивании фронтов, то здесь Вы увидите результат. Попробуйте сделать R или RC фильтры по TCK при переходе с платы на плату, чтобы убрать всплески на фронтах. Может быть это даст эффект.
У Ксайлинкса есть режим тестирования порта JTAG. Проверьте еще раз сигналы.
Если умеете работать с LPT портом, то можно подать на всю цепочку команду Bypass и изменить уровень данных на входе в цепочку проверить на сколько тактов он задерживается в цепочке.
Попробуйте поставить какую нибудь программу для сканирования цепочки, чтобы она Вам показала, что происходит, например UniversalScan.
Формально можно взять триггер, встроить в цепочку. Теоретически должно появиться неизвестное устройство...
Может еще Ксайлинкс по разному настроен для программирования каждой платы?
Больше пока ничего не видно...

спасибо за идеи. буду разбираться...