FIFO на CoolRunner-II, Или как без него жить? Опции

[DMax]

Сразу оговорюсь, в программируемой логике я зелен как огурец. Но встала задача, а мне интересно сделать её самому.

Имеется CPLD CoolRunner-II, в который данные закачиваются контроллером по SPI, который тактируется тоже контроллером. Задача принять по нему байт и далее произвести обработку. Проблема в том, что клок SPI не совпадает с клоком, на котором работает все остальное. Подсказывают взять асинхронный FIFO, но в Xilinx Core Generator не хочет его генерировать для CoolRunner'а.

Отсюда вопрос, как грамотно и с наименьшим геморроем перекинуть данные из регистра с одного клока на другой?

P.S.: Всех с наступающим

Сообщение отредактировал DMax - Dec 30 2008, 10:20

[Kuzmi4]

2 DMax - под рукой нету этого дока - поройтесь по форуму или по инету - в принципе вам помогут ключевые слова

*migrating*clock domain*

А так на пальцах - в идеале вам нужно былоб поставить 2-х клоковое асинхроннойе фифо (клок на запись и клок на чтение) и слева загружать в неё данные по своему клоку - а справа по FullFlag смотреть когда загружено и вычитывать по своему клоку (как всё вычитаете - выставится EmptyFlag и слева логика опять начнёт загрузку данных - и так по кругу).

В прицнипе можно пойти другим путём - цифровать входные данные по своему клоку (ставите 2-3 тригера в цепочку а на вход первого подаёте свои данные а с выхода последнего забираете). Этот вопрос вроде как раз детально рассматривался в каком то апноте хилых который я вспоминал выше..

В обсчем гугЁл в помосч

Вас так же с наступаюсчим

[DMax]

А так на пальцах - в идеале вам нужно былоб поставить 2-х клоковое асинхроннойе фифо (клок на запись и клок на чтение) и слева загружать в неё данные по своему клоку - а справа по FullFlag смотреть когда загружено и вычитывать по своему клоку (как всё вычитаете - выставится EmptyFlag и слева логика опять начнёт загрузку данных - и так по кругу).

Ну так я об этом и написал. Проблема только в том, что ядра для асинхронного фифо нет. Или асинхронный фифо - это то, что должен уметь писать каждый ламмер? Я просто, ей богу, первый раз за это взялся.

Как я понимаю, поток данных не очень большой?

Ну где-то в 4 раза медленней, чем клок CPLD.

По клоку СПИ данные грузятся в регистр и перекидывается строб на принимающий клок.
На принимающем клоке строб захватывается через 2 триггера и ловится факт изменения его состояния (итого 3 триггера). По этой отмашке с регистра, который на клоке СПИ, данные подхватываются и начинается обработка.

А триггеры эти какими клоками запитывать?

Чего-то погуглил по кузьмичевским ключевым словам. Сходу ничего полезного не нашлось (

[LordVader]

А триггеры эти какими клоками запитывать?

На клоке СПИ схема грузит данные в регистр и перекидывает строб
На принимающем клоке строб ресинхронизируется (2 триггера) и ловится изменение его состояния (ещё один). Ну и грузятся выходы регистра на клоке СПИ. Предполагается, что выход регистра СПИ не изменяется в течение всего процесса ресинхронизации.