Помогите с проектом Опции

[alexey_z83]

Здравствуйте.
Есть проект на XC95288XL  minila.zip ( 966.03 килобайт ) Кол-во скачиваний: 87

Первоисточник http://minila.sourceforge.net

Я хотел бы поменять топологию печатной платы, в связи с этим потребовалось “перепиновать” ПЛИС.
Как я понял нужно только подправить файл minila.ucf ?
Если не затруднит, мог бы кто ни будь компильнуть проект с изменениями (в двух вариантах на 80MHz и 100MHz), а то тащить
Webpack 2,5GB жаба душит.
Вот исправленный minila.ucf  minila1.zip ( 982 байт ) Кол-во скачиваний: 90

[o-henry]

Под рукой есть только ISE 9.1, в нем и "компильнул".
Полученный *.jed файл в аттаче.

Правда, что значит "в двух вариантах на 80MHz и 100MHz" я не понял. Вы же в UCF констрейны задаете? (я c CPLD практически не работал - привык к FPGA)

Прикрепленные файлы

 miniLA_o_henry.zip ( 18.42 килобайт ) Кол-во скачиваний: 17

 

[alexey_z83]

Правда, что значит "в двух вариантах на 80MHz и 100MHz" я не понял.

В minila.zip\minila\fw_timeanalysis\vhdl\src\ два файла для разных кварцов timebase_80.vhd (на 80MHz) и timebase.vhd (на 100MHz) , собирается либо с одним, либо с другим.

Подскажите какой программой под стандартный xilinx-ий LPT-JTAG можно прошить XC95288XL , где-то на форуме проскакивала, не могу найти.

[o-henry]

В minila.zip\minila\fw_timeanalysis\vhdl\src\ два файла для разных кварцов timebase_80.vhd (на 80MHz) и timebase.vhd (на 100MHz) , собирается либо с одним, либо с другим.

В том файле, что я прикрепил выше, использовался timebase.vhd.
К этому сообщению прикрепляю файл с timebase_80.vhd

Прикрепленные файлы

 miniLA_80.zip ( 18.17 килобайт ) Кол-во скачиваний: 19