Один клок на несколько ПЛИС, какие возможны проблемы Опции

[Olxx]

Разрабатываю проект с одной FPGA на центральной плате и еще парой FPGA на дочерних платах. На центральной плате есть общий клок - синусоида 10MHz, которая по идее пойдет на центральную плисину. Хотелось бы этот синус подать и на дочерние платы в качестве клока. Посему есть два вопроса:
1. Как Xilinx Spartan относиться к чистому синусу в качестве клока?
2. Можно ли клок развести по разным платам с плисами без применения каких либа доп. компонентов (буферов и т.д.)? Просто физически разделить проводник на плате на несколько веток и развести эти ветки к разным плисам.

[Stewart Little]

Синус в качестве клока не годится !

Возможность просто разветвить тактовый сигнал будет зависеть от нагрузочной способности генератора. Все-таки лучше использовать специализированныйц клоковый буфер-развктвитель, особенно если нужно заводить клок на разные платы. Такие буфера есть у IDT и Cypress.

В принципе, по плисовым меркам частота 10 МГц невысока, но в общем случае, особенно если плата сильно развесистая, может понадобиться еще выравнивание набега фазы на тактовых входах все ПЛИСов. Буфера с такой возможносью есть у Cypress.