startup asm Опции

[sergey sva]

Объясните как работает этот кот, с ассемблером плохо знаком, сейчас читаю,
но не совсем все понятно. А именно инструкция ldr записывает значение находящееся по адресу RESET_ADDR , в регистр pc,
переменная RESET_ADDR не где не объявляется так же как и pc ?
код взят отсюда : http://electronix.ru/forum/index.php?act=a...st&id=16569

Код

    ldr    pc, RESET_ADDR
    ldr    pc, UNDEF_ADDR
    ldr    pc, SWI_ADDR
    ldr    pc, PREFETCH_ABORT_ADDR
    ldr    pc, DATA_ABORT_ADDR
    .word    0
    ldr    pc, IRQ_ADDR
    ldr    pc, FIQ_ADDR
RESET_ADDR:        .word    RESET_handler
UNDEF_ADDR:        .word    UNDEF_handler
SWI_ADDR:        .word    SWI_handler
PREFETCH_ABORT_ADDR:    .word    PREFETCH_ABORT_handler
DATA_ABORT_ADDR:    .word    DATA_ABORT_handler
            .word    0
IRQ_ADDR:        .word    IRQ_handler
FIQ_ADDR:        .word    FIQ_handler

[aaarrr]

Что-то я не нашел INTERRUPT_VECTORS_END. А регистры зачем очищать перед вызовом main?
FIQ и SWI handlers в таком виде не нужны вообще - поручите все компилятору (у GCC, правда, был какой-то древний глюк с генерацией пролога/эпилога).

На всякий случай прикладываю свой код запуска генератора и PLL:

CODE

; ***************************************************************************
; * PLL

; Flash Wait State Setup
ldr r0, =AT91C_BASE_MC
mov r1, #AT91C_MC_FWS_1FWS
str r1, [r0, #MC_FMR]

; Watchdog Disable
ldr r0, =AT91C_BASE_WDTC
mov r1, #AT91C_WDTC_WDDIS
str r1, [r0, #WDTC_WDMR]

; Set AT91C_MASTER_CLOCK at 55 296 000

ldr r0, =AT91C_BASE_PMC

; 1 Enabling the Main Oscillator:
; SCK = 1/32768 = 30.51 uSecond
; Start up time = 8 * 6 / SCK = 56 * 30.51 = 1,46484375 ms

mov r1, #(0x06 :SHL: 0x08)
orr r1, r1, #AT91C_CKGR_MOSCEN
str r1, [r0, #PMC_MOR]

; Wait the startup time
0
ldr r1, [r0, #PMC_SR]
tst r1, #AT91C_PMC_MOSCS
beq %B0

; 2 Checking the Main Oscillator Frequency (Optional)
; 3 Setting PLL and divider:
; - div by 1 Fin = 18,432
; - Mul 5+1: Fout = 110,592 = (18,432 * 6)
; Field out NOT USED = 0
; PLLCOUNT pll startup time estimate at : 0.844 ms
; PLLCOUNT 28 = 0.000844 /(1/32768)

mov r1, #0x01 ; AT91C_CKGR_DIV
orr r1, r1, #(0x1c :SHL: 0x08) ; AT91C_CKGR_PLLCOUNT
orr r1, r1, #(0x05 :SHL: 0x10) ; AT91C_CKGR_MUL
orr r1, r1, #AT91C_CKGR_USBDIV_1
str r1, [r0, #PMC_PLLR]

; Wait the startup time
0
ldr r1, [r0, #PMC_SR]
tst r1, #AT91C_PMC_LOCK
beq %B0
0
ldr r1, [r0, #PMC_SR]
tst r1, #AT91C_PMC_MCKRDY
beq %B0

; 4. Selection of Master Clock and Processor Clock
; select the PLL clock divided by 2

mov r1, #AT91C_PMC_PRES_CLK_2
str r1, [r0, #PMC_MCKR]
0
ldr r1, [r0, #PMC_SR]
tst r1, #AT91C_PMC_MCKRDY
beq %B0

ldr r1, [r0, #PMC_MCKR]
orr r1, r1, #AT91C_PMC_CSS_PLL_CLK
str r1, [r0, #PMC_MCKR]
0
ldr r1, [r0, #PMC_SR]
tst r1, #AT91C_PMC_MCKRDY
beq %B0