Пример работы SPI в MSP430F149, совместно с PGA2310 Опции

[_AlexMan_]

Помогите плиз, мучаюсь с микрухой PGA2310, управляется по SPI, так вот ни одна реализация для MSP430F149 не работает у меня, пришлите код рабочего примера с инициализацией и тупо передачей байтов по SPI.
Пожайлуста очень надо!

[_AlexMan_]

Нет уарт то точно тот, было бы обидно в этом ошибиться). Я посмотрел цифровым осциллографом вариант без обработки прерываний: данные передаються и тактирующие импульсы тоже имеются, проблема во времени установки и снятия сигнала CS. вот сейчас сигнал снимаеться раньше чем осуществляется передача второго байта коэфициэнтов. И выставляется намного раньше подачи первого тактирующего импульса. Какими должны быть данные временные интервалы между фронтами CS и тактирующими импульсами?

Сообщение отредактировал _AlexMan_ - Jan 22 2009, 21:40

[rezident]

Какими должны быть данные временные интервалы между фронтами CS и тактирующими импульсами?

Странные вопросы. В даташите же все написано! 90нс и 35нс соответственно.
Алгоритм записи 16 бит должен быть такой.
1. Устанавливаем активный уровень CS.
2. если буфер готов, то "пихаем" первый байт в буфер передатчика SPI.
3. ждем готовности буфера передатчика SPI
4. если буфер готов, то "пихаем" второй байт в буфер передатчика SPI и очищаем флаг готовности буфера приемника SPI
5. ждем установки флага готовности приемника SPI.
6. сбрасываем активный уровень CS
Если используются прерывания, то работаем по прерываниям от приемника SPI. После активации CS первый байт записываем в буфер передатчика SPI. Второй же байт записываем в буфер передатчика уже в прерывании от приемника SPI. После второго попадания в прерывание от приемника SPI сбрасываем активный уровень CS, но в передатчик ничего уже не пишем.

Эскизы прикрепленных изображений

 

[Сергей Борщ]

Алгоритм записи 16 бит должен быть такой.

Несколько вопросов по вашему алгоритму:

1) Как буфер может быть не готов на шаге 2? Мы что, CS дергали во время передачи чего-то предыдущего? Тогда ведомый принял мусор. Мне кажется, эти два шага надо поменять местами. Хотя мусор из ведомого будет вытеснен следующими 16 битами, так что может и не страшно.

2) если на шаге 4 между пиханием байта и очисткой флага произойдет прерывание - данные успеют уйти, мы затрем нужный флаг и на шаге 5 повиснем навечно. Сдается, очистку флага и запихивание в буфер тоже надо поменять местами.

[rezident]

1) Как буфер может быть не готов на шаге 2?

CS дергается программно и я заранее не знаю, может он только что предыдущую запись окончил. А если вдруг тактирование SPI от часового кварца? Конечно же тогда буфер будет не готов. В общем проверка вовсе не лишняя.

2) если на шаге 4 между пиханием байта и очисткой флага произойдет прерывание - данные успеют уйти, мы затрем нужный флаг и на шаге 5 повиснем навечно. Сдается, очистку флага и запихивание в буфер тоже надо поменять местами.

Отнюдь! Это может случиться лишь в том случае, если частота тактирования модуля USART по крайней мере в 8 раз выше MCLK. Очистка флага занимает 5 тактов MCLK, а передача байта не менее 16 тактов, если модуль SPI тактируется такой же частотой (макс. частота тактирования в режиме SPI UCLK/2). Если же будет соотношение частот другое, то мы можем нарваться на тот факт, что мы очистим флаг готовности приемика, но он будет установлен после приема первого байта. А нас-то интересует флаг готовности именно после приема второго байта! Кстати, ты не забыл что в MSP430 SPI 8-ми битный, а не произвольной разрядности как в LPC2000?
В общем я бы наверное предпочел использовать прерывания. Там все более определенно. Возникло прерывание от приемника - значит очередная транзакция завершена.

[Сергей Борщ]

CS дергается программно и я заранее не знаю, может он только что предыдущую запись окончил. А если вдруг тактирование SPI от часового кварца? Конечно же тогда буфер будет не готов. В общем проверка вовсе не лишняя.

Недопонял. Если буфер не готов - идет передача. А мы в это время дергаем CS. Ведомый начнет принимать мусор. Почему просто не ждать готовности до дерганья CS?

Отнюдь! Это может случиться лишь в том случае, если частота тактирования модуля USART по крайней мере в 8 раз выше MCLK. Очистка флага занимает 5 тактов MCLK, а передача байта не менее 16 тактов,

Между отгрузкой байта в буфер и очисткой флага может быть вызван обработчик прерывания, который может длиться гораздо дольше передачи байта. Выходит, чистить флаг надо перед каждой передачей, и ждать его после каждой передачи. Да, прелести двойного буферирования не используются, но альтернатива - только запрещать прерывания.

Если же будет соотношение частот другое, то мы можем нарваться на тот факт, что мы очистим флаг готовности приемика, но он будет установлен после приема первого байта. А нас-то интересует флаг готовности именно после приема второго байта!

О!

Кстати, ты не забыл что в MSP430 SPI 8-ми битный, а не произвольной разрядности как в LPC2000?

Нет, не забыл. А вот с LPC - по принципу "пустил-забыл". Написал года два назад кусок, он работает и что там творится - уже не помню.

В общем я бы наверное предпочел использовать прерывания. Там все более определенно. Возникло прерывание от приемника - значит очередная транзакция завершена.

Тот же фиг - анализируется каждое срабатывание.


Есть альтернатива - если скорость передачи достаточно высока по сравнению с ядром, то флаг можно вообще не анализировать, а просто вставить нужное количество nop-ов после записи. На высоких скоростях это будет даже эффективнее, учитывая накладные на вход в прерывание и выход из него. При максимальной скорости SPI и ядра, учитывая еще время на подготовку очередных данных к отправке, там может получиться всего два-три nop-а. Я так делал на меге, 4 nop-а были выгоднее и по скорости и по размеру кода.