реклама на сайте
подробности

 
 
> Как ведут себя выходы циклона 2 в интервале времени от подачи питания до окончания загрузки
Men
сообщение Jan 28 2009, 11:22
Сообщение #1


Частый гость
**

Группа: Свой
Сообщений: 127
Регистрация: 6-10-06
Из: Санкт-Петербург
Пользователь №: 21 039



Доброго дня коллеги! Не мог бы кто подсказать как ведут себя выходы(в каком состаянии находятся???) циклона 2 в интервале времени от подачи питания до окончания загрузки ПЛИС из флеш? И можно ли управлять этим процессом???
Заранее благодарен.
Go to the top of the page
 
+Quote Post
 
Start new topic
Ответов
cdg
сообщение Jan 28 2009, 11:47
Сообщение #2


Местный
***

Группа: Свой
Сообщений: 313
Регистрация: 8-09-04
Из: Таганрог
Пользователь №: 617



Цитата(Men @ Jan 28 2009, 14:22) *
Доброго дня коллеги! Не мог бы кто подсказать как ведут себя выходы(в каком состаянии находятся???) циклона 2 в интервале времени от подачи питания до окончания загрузки ПЛИС из флеш? И можно ли управлять этим процессом???
Заранее благодарен.

Cyclone II Device Handbook:

Upon power-up, the Cyclone II device goes through a POR. During POR,
the device resets, holds nSTATUS and CONF_DONE low, and tri-states all
user I/O pins. After POR, which typically lasts 100 ms, the Cyclone II
device releases nSTATUS and enters configuration mode when the
external 10-kΩ resistor pulls the nSTATUS pin high. Once the FPGA
successfully exits POR, all user I/O pins continue to be tri-stated.
Cyclone II devices have weak pull-up resistors on the user I/O pins
which are on before and during configuration.
Go to the top of the page
 
+Quote Post
Men
сообщение Jan 28 2009, 12:34
Сообщение #3


Частый гость
**

Группа: Свой
Сообщений: 127
Регистрация: 6-10-06
Из: Санкт-Петербург
Пользователь №: 21 039



Цитата(cdg @ Jan 28 2009, 14:47) *
Cyclone II Device Handbook:

Upon power-up, the Cyclone II device goes through a POR. During POR,
the device resets, holds nSTATUS and CONF_DONE low, and tri-states all
user I/O pins. After POR, which typically lasts 100 ms, the Cyclone II
device releases nSTATUS and enters configuration mode when the
external 10-kΩ resistor pulls the nSTATUS pin high. Once the FPGA
successfully exits POR, all user I/O pins continue to be tri-stated.
Cyclone II devices have weak pull-up resistors on the user I/O pins
which are on before and during configuration.

Как я понял чтобы они не рыпались нужно их подтянуть к земле так? Корректно ли это?
Go to the top of the page
 
+Quote Post
sazh
сообщение Jan 28 2009, 15:34
Сообщение #4


Гуру
******

Группа: Свой
Сообщений: 2 435
Регистрация: 6-10-04
Из: Петербург
Пользователь №: 804



Цитата(Men @ Jan 28 2009, 15:34) *
Как я понял чтобы они не рыпались нужно их подтянуть к земле так? Корректно ли это?


Кто они. процесс конфигурации расписан в chapter13. посмотрите pin type ног. отвечающих за конфигурацию и инициализацию
кристалла. Хотите грузиться по условию, подайте условие на nconfig.
http://www.altera.com/literature/lit-cyc2.jsp
Go to the top of the page
 
+Quote Post
murmel1
сообщение Jan 28 2009, 20:05
Сообщение #5


Частый гость
**

Группа: Свой
Сообщений: 166
Регистрация: 2-11-08
Из: Ростов-на-Дону
Пользователь №: 41 331



Нет, там написано, что они в высокоомном состоянии до конца загрузки, а слабые, подтягивающие на +, резисторы включены. Это продолжается до самого конца загрузки на всех пользовательских ножках. Конфигурационные ноги надо разбирать поштучно

Сообщение отредактировал murmel1 - Jan 28 2009, 20:06
Go to the top of the page
 
+Quote Post



Reply to this topicStart new topic
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0

 


RSS Текстовая версия Сейчас: 28th July 2025 - 17:35
Рейтинг@Mail.ru


Страница сгенерированна за 0.01393 секунд с 7
ELECTRONIX ©2004-2016