40MHz 48-tap FPGA FIR, Сколько мВт скушает? Опции

[_4afc_]

Есть желание установить на после АЦП - 48 звенный КИХ фильтр на FPGA, но не могу прикинуть потребление.

Параметры фильтра:
Частота (дискретизации) - 40МГц.
Разрядность данных - 8бит.
Разрядность коэф.- х.з. (пока не округлял) пусть 16бит.
Логика - CMOS3.3

Если это впихнуть в FPGA, то сколько мВатт он будет кушать? Какой лучше взятЬ?
Т.е. хочется просто поставить маленькую микросхемку между паралельным АЦП и ЦСП.

Какой FPGA надо брать для подобной задачи? Присматриваюсь к Xilinx.
Обязательно для реализации КИХ - наличие DSP48 или можно обойтись меньшей кровью?

На Spartan-3AN это получится?

Для 8бит данных, 14бит коэф. и симметричном фильтре длиной 48 - требуется вроде около 130 Virtex Logic Slice.
Т.е влезет даже в XC3S50 в корпусе CP132 8х8мм?

[Methane]

Есть желание установить на после АЦП - 48 звенный КИХ фильтр на FPGA, но не могу прикинуть потребление.

Не знаю про спартан, но квартус, помнится умел считать пртребление.