скрипт Linkera Опции

[sergey sva]

Помогите разобраться с скриптами для linkera. Yagarto eclips at91sam7s256
После компиляции, создаются два объектных файла crt.o main.o сделал самый простейший скрипт,который должен
разместить секции text в ram и data в flash. После того как проходит компиляция компоновка, копирование получаю файл hex,
при попытки его загрузить с помощью h jtag выходит ошибка что память ухотит за пределы, пробовал адреса ставить 0ч0 и 0ч100000 такаже
проблема. Подозреваю что ошибка в скрипте.

CODE

OUTPUT_FORMAT("elf32-littlearm") /* формат памяти. прямой порядок байт (Little-endian). */
OUTPUT_ARCH(arm) /* архитектура АРМ */

_vec_reset = 0x0;

_stack_end = 0x20FA00; /* конец стека (верх стека) */


ENTRY(_vec_reset) /* вектор сброса */

/* Память микроконтроллера AT91SAM7S256 */
MEMORY
{
flash (rx) : ORIGIN = 0x100000, LENGTH = 256K /* FLASH EPROM */
ram (rw) : ORIGIN = 0x200000, LENGTH = 64K /* static RAM area */
}




SECTIONS
{

.text : { *crt.o (.text) }>flash
. = ALIGN(4);



.data : { *crt.o (.data) }> ram
. = ALIGN(4);



.bss : { *(.bss) *(COMMON) }>ram
. = ALIGN(4);


}

[sergey sva]

У меня обратная проблема,пока wigller подключен программу можно запустить остановить все работает,
но если отсоединить wiggler, сбросить, или питание отключить включить то программа не запускается.
Вот startup может в нем где что не так :

CODE

ARM_MODE_USER = 0x10 /* Normal User Mode */
ARM_MODE_FIQ = 0x11 /* FIQ Fast Interrupts Mode */
ARM_MODE_IRQ = 0x12 /* IRQ Standard Interrupts Mode */
ARM_MODE_SVC = 0x13 /* Supervisor Interrupts Mode */
ARM_MODE_ABORT = 0x17 /* Abort Processing memory Faults Mode */
ARM_MODE_UNDEF = 0x1B /* Undefined Instructions Mode */
ARM_MODE_SYS = 0x1F /* System Running in Priviledged Operating Mode */
ARM_MODE_MASK = 0x1F

I_BIT = 0x80 /* disable IRQ when I bit is set */
F_BIT = 0x40 /* disable IRQ when I bit is set */

/*
* Register Base Address
*/
AIC_BASE = 0xFFFFF000
AIC_EOICR_OFF = 0x130
AIC_IDCR_OFF = 0x124

RSTC_MR = 0xFFFFFD08
RSTC_KEY = 0xA5000000
RSTC_URSTEN = 0x00000001

WDT_BASE = 0xFFFFFD40
WDT_MR_OFF = 0x00000004
WDT_WDDIS = 0x00008000

MC_BASE = 0xFFFFFF00
MC_FMR_OFF = 0x00000060
MC_FWS_1FWS = 0x00480100

@--------------------------------------------------------
@ PMC адреса регистров
PMC_BASE = 0xFFFFFC00
PMC_SCER = 0x00
PMC_SCDR = 0x04
PMC_MOR = 0x20
PMC_MCFR = 0x24
PMC_PLLR = 0x2C
PMC_MCKR = 0x30
PMC_SR = 0x68
PMC_PCK0 = 0x40
@ PMC биты
PMC_MOSCEN = (1 << 0) @ разрешение тактового генератора
PMC_OSCBYPASS = (1 << 1) @ включение тактового генератора
PMC_OSCOUNT = (0xFF << 8) @ время запуска основного тактового генератора.
@ PLL биты
PMC_DIV = (0x01 << 0) @ предварительный делитель
PMC_PLLCOUNT = (0x3F << 8) @ Определяет число тактов сигнала SLCK, через которое устанавливается LOCK
PMC_OUT = (0x00 << 14) @ Диапазон тактовых частот ФАПЧ
PMC_MUL = (0x07 << 16) @ множитель ФАПЧ коэффициент (MUL+1)
PMC_USBDIV = (0x01 << 28) @ предварительный делитель USB 28 / 2 ; 29 / 4
@ MCKR биты
PMC_CSS = (3 << 0) @ Выбор источника основного синхронизирующего сигна 3pll
PMC_PRES = (0 << 2) @ Предделитель основного генератора
@ SR биты
PMC_MOSCS = (1 << 0) @ Тактовый генератор стабилизирован
PMC_LOCK = (1 << 2) @ ФАПЧ зафиксирована
PMC_MCKRDY = (1 << 3) @ Состояние главного синхронизирующего сигнала MCK
PMC_PCKRDY0 = (1 << 8) @ Состояние программируемого тактового сигнала
@ Регистры
PMC_MOR_Val = (PMC_OSCOUNT | PMC_MOSCEN)
PMC_PLLR_Val = (PMC_USBDIV | PMC_MUL | PMC_OUT | PMC_PLLCOUNT | PMC_DIV)
PMC_MCKR_Val = (PMC_PRES | PMC_CSS)
@--------------------------------------------------------

.section .vectors,"ax"
.code 32

/****************************************************************************/
/* Vector table and reset entry */
/****************************************************************************/
_vectors:
ldr pc, ResetAddr /* Reset */
ldr pc, UndefAddr /* Undefined instruction */
ldr pc, SWIAddr /* Software interrupt */
ldr pc, PAbortAddr /* Prefetch abort */
ldr pc, DAbortAddr /* Data abort */
ldr pc, ReservedAddr /* Reserved */
ldr pc, IRQAddr /* IRQ interrupt */
ldr pc, FIQAddr /* FIQ interrupt */


ResetAddr: .word ResetHandler
UndefAddr: .word UndefHandler
SWIAddr: .word SWIHandler
PAbortAddr: .word PAbortHandler
DAbortAddr: .word DAbortHandler
ReservedAddr: .word 0
IRQAddr: .word IRQHandler
FIQAddr: .word FIQHandler

.ltorg

.section .init, "ax"
.code 32

.global ResetHandler
.global ExitFunction
.extern main
/****************************************************************************/
/* Reset handler */
/****************************************************************************/
ResetHandler:
@----------------------------------------------------------------------------------------
@ включение тактового генератора и установка времени запуска
ldr r0, = PMC_BASE
ldr r1, = PMC_MOR_Val
str r1, [r0, #PMC_MOR]
@ настройка PMC_USBDIV PMC_MUL PMC_OUT PMC_PLLCOUNT PMC_DIV
ldr r1, = PMC_PLLR_Val
str r1, [r0, #PMC_PLLR]
@ выбор источника генератора и настройка предварительного делителя
ldr r1, = PMC_MCKR_Val
str r1, [r0, #PMC_MCKR]
@----------------------------------------------------------------------------------------
/*
* The watchdog is enabled after processor reset. Disable it.
*/
ldr r1, =WDT_BASE
ldr r0, =WDT_WDDIS
str r0, [r1, #WDT_MR_OFF]


/*
* сброс
*/
ldr r0, = (RSTC_KEY | RSTC_URSTEN )
ldr r1, = RSTC_MR
str r0, [r1, #0]


/*
* Use 2 cycles for flash access.
*/
ldr r1, =MC_BASE
ldr r0, =MC_FWS_1FWS
str r0, [r1, #MC_FMR_OFF]


/*
* Disable all interrupts. Useful for debugging w/o target reset.
*/
ldr r1, =AIC_BASE
mvn r0, #0
str r0, [r1, #AIC_EOICR_OFF]
str r0, [r1, #AIC_IDCR_OFF]

/*
* Setup a stack for each mode
*/
msr CPSR_c, #ARM_MODE_UNDEF | I_BIT | F_BIT /* Undefined Instruction Mode */
ldr sp, =__stack_und_end

msr CPSR_c, #ARM_MODE_ABORT | I_BIT | F_BIT /* Abort Mode */
ldr sp, =__stack_abt_end

msr CPSR_c, #ARM_MODE_FIQ | I_BIT | F_BIT /* FIQ Mode */
ldr sp, =__stack_fiq_end

msr CPSR_c, #ARM_MODE_IRQ | I_BIT | F_BIT /* IRQ Mode */
ldr sp, =__stack_irq_end

msr CPSR_c, #ARM_MODE_SVC | I_BIT | F_BIT /* Supervisor Mode */
ldr sp, =__stack_svc_end


/*
* Clear .bss section
*/
ldr r1, =__bss_start
ldr r2, =__bss_end
ldr r3, =0
bss_clear_loop:
cmp r1, r2
strne r3, [r1], #+4
bne bss_clear_loop


/*
* Jump to main
*/
@ mrs r0, cpsr
@ bic r0, r0, #I_BIT | F_BIT /* Enable FIQ and IRQ interrupt */
@ msr cpsr, r0


mov r0, #0 /* No arguments */
mov r1, #0 /* No arguments */
ldr r2, = main
mov lr, pc
bx r2 /* And jump... */

ExitFunction:
nop
nop
nop
b ExitFunction


/****************************************************************************/
/* Default interrupt handler */
/****************************************************************************/

UndefHandler:
b UndefHandler

SWIHandler:
b SWIHandler

PAbortHandler:
b PAbortHandler

DAbortHandler:
b DAbortHandler

IRQHandler:
b IRQHandler

FIQHandler:
b FIQHandler

.weak ExitFunction
.weak UndefHandler, PAbortHandler, DAbortHandler
.weak IRQHandler, FIQHandler

.ltorg