|
Хачу визуализатор кода VHDL, Verilog, учусь |
|
|
|
Feb 3 2009, 15:40
|
Профессионал
    
Группа: Свой
Сообщений: 1 687
Регистрация: 11-01-05
Из: Москва
Пользователь №: 1 884

|
Блин открыл свой проект, писанный полгода назад - ужос нах. Есть там один файлик, в нем 4 машины состояний на 1200 строк кода. Я немножечко щаз подзабыл как они работают.... а нада.
Меня может глючит уже, но по моему чтото такое типа алгоритм билдера или хз было...
Может есть утилита какая, которая может текст понять и граф переходов между состояниями нарисовать ?
А ВО, !!! вспомнил
такое есть в IDA Pro, для алгоритма процессора.
а я хочу такое же для HDL.
Поможите кто можете, плз.
Сам придумал... может Mentor HDS ?
--------------------
Если хочешь узнать, что ждет тебя на дороге впереди, спроси у тех, кто возвращается по ней.
|
|
|
|
|
 |
Ответов
|
Feb 3 2009, 18:32
|
Местный
  
Группа: Свой
Сообщений: 462
Регистрация: 20-01-06
Пользователь №: 13 399

|
Визуализаторов "из кода" не знаю, есть вроде какой-то примитивный визуализатор FSM в Synplify (наряду с RTL-viewer). HDL-designer нужно было использовать на этапе создания проекта! Тогда бы не было таких проблем. Позволю себе процитировать одну старую дискуссию http://electronix.ru/forum/index.php?showt...=16115&st=0Цитата(dxp @ May 18 2006, 13:06)  И чем интенсивнее и больше работаешь с текстом, языком, тем лучше рука набита, увереннее поддается контролю текстовое описание. Тут еще хороший редактор рулит.
Что касается дополнительних средств, то без них не обходится. Но тут опять же на вкус и цвет. Я предпочитаю, например, те же автоматы состояний рисовать в Visio, который по уровню работы с графикой дает сто очков любому HDL рисователю. Конечно, Visio не может потом сгенерить из диаграммы код, но это, имхо, не самый большой недостаток - по готовой схеме набросать код - самая простая и быстрая часть работы. Цитата(Джеймс @ May 18 2006, 22:26)  Во-первых, зачем делать двойную работу? Кроме того, эти два представления нужно как-то синхронизировать между собой, поддерживать актуальные версии. Но это даже мелочь. Так можно сделать проект для себя. А если проектом должны пользоваться другие разработчики? А если им понадобится что-то изменить? ....... Многие выступают против использования графического представления (я не о “рисовании схем”, а всё о том же HDL-Designer-e) ..... но по мере роста проекта в многочисленных исходниках просто перестанешь ориентироваться (особенно по прошествии времени!) Конечно, никакой супер-текстовый_редактор не поможет сейчас восстановить работу state-машин. Но даже если бы они рисовались параллельно в Visio - уже было бы легче. Я уж не говорю о том, что вы по праву оценили бы достоинства HDL-desiner'а. В общем, совет такой. Взять Mentor HDS и перерисовать state-машины в редакторе, заглядывая в исходник. Тогда сразу появится ясность.
|
|
|
|
|
Feb 4 2009, 12:00
|
Профессионал
    
Группа: Свой
Сообщений: 1 687
Регистрация: 11-01-05
Из: Москва
Пользователь №: 1 884

|
Цитата(Джеймс @ Feb 3 2009, 21:32)  В общем, совет такой. Взять Mentor HDS и перерисовать state-машины в редакторе, заглядывая в исходник. Тогда сразу появится ясность. Уважаемый, Вы что моей смерти хотите ? К тому же Вы представляете, как будет выглядеть в графическом представлении машина на 600 строк verilog кода ? А на 2000 строк ? Ето получится по размеру примерно пирамида Хеопса.... Нет, визуализация нужна лишь как вспомогательное средство, ИМХО лучше текста еще ничего не придумано.... Кроме того, я уже давненько не работал с Ментором, но даже прямейшая, более простая, и значительно большим количеством юзеров обкатанная система, чем ментор, Active HDL, лагает при работе с графическими объектами достаточно часто.... глюки ментора и их количество - ето притча во языцех)). Я еще не забыл как вся наша лаборатория целиком рвала волосы из всех возможных мест, и помню переделанные по 3-4 раза с 0 проекты. Представьте, что в пирамиде хеопса чето глюкнуло, и менторятина начала отказываться жрать весь Ваш проект... а такое бывало.. Хотя, если Вы готовы на деле доказать преимущества и удобства Вашей системы (по вашему предложению ясно, что Вы считаете переработку проекта тыясчи на 3-4 строк в менторе плевым делом), я готов предоставить весь свой проект Вам, чтобы Вы на деле показали всем, какой замечательный и удобный инструмент продаете. Цитата(glock17 @ Feb 4 2009, 03:27)  Попробуйте Novas Debussy. В закромах есть. Только он VHDL не понимает. Преогромнейший Фэнкс!!!
--------------------
Если хочешь узнать, что ждет тебя на дороге впереди, спроси у тех, кто возвращается по ней.
|
|
|
|
|
Feb 4 2009, 20:19
|
Местный
  
Группа: Свой
Сообщений: 462
Регистрация: 20-01-06
Пользователь №: 13 399

|
Цитата(a123-flex @ Feb 4 2009, 15:00)  К тому же Вы представляете, как будет выглядеть в графическом представлении машина на 600 строк verilog кода ? А на 2000 строк ? Ето получится по размеру примерно пирамида Хеопса.... Нет, визуализация нужна лишь как вспомогательное средство, ИМХО лучше текста еще ничего не придумано.... Представьте себе, - представляю. Сейчас открыл для примера две FSM и посмотрел сгенерированный код - как раз по 1200 строк. Дальнейшее комментировать не буду, только вот Ваши слова сегодня не очень вяжутся с тем, что Вы писали вчера: Цитата(a123-flex @ Feb 3 2009, 18:40)  Блин открыл свой проект, писанный полгода назад - ужос нах. Есть там один файлик, в нем 4 машины состояний на 1200 строк кода. Я немножечко щаз подзабыл как они работают.... а нада. Раз оказыватся все так замечательно - продолжайте работать в "чистом тексте" и дальше. Дело ваше.
|
|
|
|
1 чел. читают эту тему (гостей: 1, скрытых пользователей: 0)
Пользователей: 0
|
|
|