Вернемся к Avalon-MM Master, не хочет пакетами передавать... Опции

[torik]

Спецы, поясните суть процесса, представленного на рисунке. Почему чтение (см. datavalid) идет с такими большими промежутками?
система - Avalon-MM Master - clock crossing bridge - on-chip memory.
Если исключить clock crossing bridge (он добавлен для тестирования, так будет в реальной системе с DDR), то чтение идет непрервыно (оно и понятно...)

Эскизы прикрепленных изображений

 

[torik]

waitrequest - активный высокий (запрос ожидания). Поэтому адрес меняется пока не выставлен сигнал ожидания. Буфер там достаточный...
Ошибка там в системе SOPC - мостом разделяю тактовые, а для памяти тактовую задал неправильно (не совпадает с мостом). Поправил - вижу болееменее нормальный результат.

Теперь что касается сигнала чтения. Он выставляется независимо от waitrequest, а зависит от требований моего устройства. В устройстве стоит ФИФО, когда оно незаполнено - выставляется сигнал чтения, фактически это запрос чтения. Когда буфер заполняется, сигнал снимается. Чтобы сигнал чтения не мешал работать всем остальным мастерам на шине, уровни заполненности ФИФО, при которых он устанавливается и сбрасывается - разные...
А чё, надо сигнал чтения снимать, когда waitrequest = 1?