LPC2468 и Static Memory, назначение сигналов управления Опции

[toweroff]

Сильноне пинайте - только начал разбираться с ARM'ами

Итак, есть шина A[23..0], D[31..0], /WE, /OE, /CS[3..0]

Тут все понятно, 4 банка по 2^24x4 байт

А вот с сигналами BLS[3..0] непонятно. Что они делают? В даташите их вообще коннектят на /WR памяти... Помогите разобраться, а то что-то мутно как-то в документации написано с уклоном "да тут ваще все понятно и так"

[aaarrr]

А вот с сигналами BLS[3..0] непонятно. Что они делают?

Сигналы BLS (Byte Lane Select) выбирают используемые линии шины данных при обращении к памяти. Т.е. если нужно записать байт по адресу 0x02 32-х битной шины, то BLS[3..0] будут равны 1011, а на шине адреса будет 0. Обычно предусматривается режим, в котором эти линии активизируются только в цикле записи, тогда можно собрать память с широкой шиной из отдельных 8-бит микросхем, подключив их сигналы WE к соответствующим BLS.

[toweroff]

Сигналы BLS (Byte Lane Select) выбирают используемые линии шины данных при обращении к памяти. Т.е. если нужно записать байт по адресу 0x02 32-х битной шины, то BLS[3..0] будут равны 1011, а на шине адреса будет 0. Обычно предусматривается режим, в котором эти линии активизируются только в цикле записи, тогда можно собрать память с широкой шиной из отдельных 8-бит микросхем, подключив их сигналы WE к соответствующим BLS.

оо как

итого... имея реальную шину 32 бита мне эти сигналы не нужны? и я буду использовать только общий /WR?

и еще - имея 2 банка по 32Мбайт (на 32-разрядной шине) обойдусь ли я функционалом одного LPC, или все-таки придется городить на внешней логике отдельные сигналы /CS_BANK0 и /CS_BANK1 на базе /CS[3..0] контроллера?

Сообщение отредактировал toweroff - Feb 8 2009, 19:35

[aaarrr]

итого... имея реальную шину 32 бита мне эти сигналы не нужны? и я буду использовать только общий /WR?

Нужны, естественно. Если будет использована 32-х битная память, то они должны быть заведены на соответствующие BLS/DQM.

[toweroff]

Нужны, естественно. Если будет использована 32-х битная память, то они должны быть заведены на соответствующие BLS/DQM.

нет там таких линий

есть несколько модулей, имеющих 32-битную структуру по данным, но адресуемым либо как 16М, 32М, 64М, при этом могут иметь одно- и двух-банковую систему. Подобных выводов нет в принципе.
По двум банкам - есть отдельные /CS0 и /CS1
Классика - A, D, /CS, /WR, /OE

В модулях возможна как 16- , так и 8-разрядная память. То есть по записи я могу каждый чип модуля конфигурить отдельно? Где можно посмотреть диаграммы? Или это все аппаратно зависит от какого-то регистра LPC?

[Methane]

нет там таких линий

Какие именно у вас модули? Какие на них микросхемы? Если 8 битные, то они через CS заведены.