Цитата(KEL @ Oct 5 2005, 15:28)
В данной системе шаг 100кГц, но так как полоса фильтра ФАПЧ около 3.5 кГц(связано со скоростью перестройки), то фазовые шумы при отстройке на 10 кГц по теории не привышают -91 дБс/Гц с PLL ADF4112 ( теория представлена в "PLL Performance, Simulation, and Design
3rd Edition" в разделена "Chapter 13 PLL Phase Noise Modeling and Behavior"на сайте Analog Devices)
Там представлена незамысловатая формула:
PN Floor = Lp - 10 * log10(comparison frequency) - 20 * log10(N)
Из которой следует что фазовый шум в полосе пропускания фильтра :
Lp =PN Floor + 10 * log10(comparison frequency) + 20 * log10(N)
Для ADF4112 PN Floor=-216 dBc/Hz
Тоесть на 1ГГц получаем =-86 dBc/Hz (и эта цифра не зависит от ГУНа и ОГ, ежели они конечно не хуже этой цифры) , а на отстройке в 10 кГц получаем -91 дБс/Гц
Так в том и состоит вопрос, может кто то получал лудшее на другой элементной базе к примеру?
И каким боком может помочь вторая петля?
Убедитесь прежде всего, что ГУН имеет обещанные параметры без ФАПЧ- он может шуметь сильнее например из-за питания.
Проверьте Вашу схему на родной AD-программульке, которую можно найти на их сайте - ADIsimPLL. Но на вскидку, при полосе ФАПЧ 3.5 кГц, и phase margin 45 градусов, у вас на 10 кГц будет больше шума из-за "ушей" ФАПЧ. И вообще, к расчетным величинам следует прибавлять ... дБ.