как обработать установочный пакет usb Опции

[sergey sva]

Разбираюсь с работой усб немного не понятно,с пакетами,
к примеру: программа приступила к обработки прерывания, определила какая конечная точка вызвала это прерывание,
определила, что поступил установочный пакет if (save_reg_csrX & AT91C_UDP_RXSETUP) {
какие действия нужно проделать дальше что бы обработать этот пакет? Или для at91sam7 его не надо обрабатывать?

[sergey sva]

Пытался отправит полностью весь дескриптор конфигурации, но хост принимает(установкой TXCOMP) только первые 8 байт после, завивает в ожидание, может заметите что то неправильное.
на этой строчке while(!(AT91C_BASE_UDP->UDP_CSR[EP] & AT91C_UDP_TXCOMP));

CODE

void get_deskriptor(DWORD EP,BYTE zap[]){
LONG lendes,n;
WORD lensen;
BYTE* des,FLAG_PACK = 0;
/* */
lensen = zap[7] & 0xFF;
lensen = (lensen<<8) | (zap[6] & 0xFF);
/* */

switch(zap[3]){
case DEVICE :
{
lendes = sizeof(USB_DeviceDescriptor);
des = (BYTE*) &(USB_DeviceDescriptor[0]);
break;
}
case CONFIGURATION:
{
lendes = sizeof(USB_ConfigurationDeskriptor);
des = (BYTE*) &(USB_ConfigurationDeskriptor[0]);
break;
}
case STRINGDESCRIPTOR:{
lendes = (sizeof(USB_StringDescriptor) - zap[2]);
des = (BYTE*) &(USB_StringDescriptor[zap[2]]);
}
case HIDDESCRIPTOR:{
lendes = sizeof(USB_HidDescriptor);
des = (BYTE*) &(USB_HidDescriptor[0]);
}
case REPORTDESCRIPTOR:{
lendes = sizeof(HID_ReportDescriptor);
des = (BYTE*) &(HID_ReportDescriptor[0]);
}
default:
{
stall(EP);
return;
}
}//end switch
/* --------------------------------------------------------- */
if(lensen > lendes){
if((lendes % 8) == 0 ){FLAG_PACK = 1;}else{FLAG_PACK = 0;}
}else{ lendes = lensen; } //end else
AT91C_BASE_UDP->UDP_CSR[EP] |= AT91C_UDP_DIR; // dev-> host


while(lendes > 8){
while(AT91C_BASE_UDP->UDP_CSR[EP] & AT91C_UDP_TXPKTRDY){}

for(n = 0; n < 8; n++){
AT91C_BASE_UDP->UDP_FDR[EP] = *(des++);
}//end for
AT91C_BASE_UDP->UDP_CSR[EP] |= AT91C_UDP_TXPKTRDY;
while(!(AT91C_BASE_UDP->UDP_CSR[EP] & AT91C_UDP_TXCOMP));
// вот здесь программа зависает, первый раз отправляет 8
// байт с получает подтверждение TXCOMP , во второй раз зависает
// в ожидании TXCOMP

AT91C_BASE_UDP->UDP_CSR[EP] &= ~AT91C_UDP_TXCOMP;
lendes=lendes-8;
}//end while

if(FLAG_PACK == 1){
while(AT91C_BASE_UDP->UDP_CSR[EP] & AT91C_UDP_TXPKTRDY){}
AT91C_BASE_UDP->UDP_CSR[EP] |= AT91C_UDP_TXPKTRDY;
while(!(AT91C_BASE_UDP->UDP_CSR[EP] & AT91C_UDP_TXCOMP));
AT91C_BASE_UDP->UDP_CSR[EP] &= ~AT91C_UDP_TXCOMP;
}else{
while(AT91C_BASE_UDP->UDP_CSR[EP] & AT91C_UDP_TXPKTRDY){}

for(n = 0; n < lendes; n++){
AT91C_BASE_UDP->UDP_FDR[EP] = *(des++);
}//end for
AT91C_BASE_UDP->UDP_CSR[EP] |= AT91C_UDP_TXPKTRDY;
while(!(AT91C_BASE_UDP->UDP_CSR[EP] & AT91C_UDP_TXCOMP));
AT91C_BASE_UDP->UDP_CSR[EP] &= ~AT91C_UDP_TXCOMP;

}//end else
AT91C_BASE_UDP->UDP_CSR[EP] &= ~AT91C_UDP_DIR; // host-> dev
}//end get_deskriptor
//-------------------------------------------------------------------------------

[Sergey Reva]

..

Код

AT91C_BASE_UDP->UDP_CSR[EP] |= AT91C_UDP_TXPKTRDY;
      while(!(AT91C_BASE_UDP->UDP_CSR[EP] & AT91C_UDP_TXCOMP));
      AT91C_BASE_UDP->UDP_CSR[EP] &= ~AT91C_UDP_TXCOMP;

..

Хочу обратить внимание, что при доступе к регистру UDP_CSR Atmel рекомендует использовать следующие макросы, хотя в своих же примерах их не использует

doc6175.pdf (35.6.10 UDP Endpoint Control and Status Register)

WARNING: Due to synchronization between MCK and UDPCK, the software application must wait for the end of the write
operation before executing another write by polling the bits which must be set/cleared.
//! Clear flags of UDP UDP_CSR register and waits for synchronization
#define Udp_ep_clr_flag(pInterface, endpoint, flags) { \
pInterface->UDP_CSR[endpoint] &= ~(flags); \
while ( (pInterface->UDP_CSR[endpoint] & (flags)) == (flags) ); \
}
//! Set flags of UDP UDP_CSR register and waits for synchronization
#define Udp_ep_set_flag(pInterface, endpoint, flags) { \
pInterface->UDP_CSR[endpoint] |= (flags); \
while ( (pInterface->UDP_CSR[endpoint] & (flags)) != (flags) ); \
}
Note: In a preemptive environment, set or clear the flag and wait for a time of 1 UDPCK clock cycle and 1peripheral clock cycle. However,
RX_DATA_BLK0, TXPKTRDY, RX_DATA_BK1 require wait times of 3 UDPCK clock cycles and 3 peripheral clock cycles
before accessin DPR.