Здравствуйте уважаемые форумчане. В данный момент разбираюсь с интерфейсом RapidIO для Xilinx Virtex5. C помощью Core Generator сгенерировал ядро RapidIO, вместе с ядром генерируется тестовый проект для ISE. Потом этот проект открыл с помощью ISE 10.1 и не могу пройти Implement design. Ругается на файл fifo_16x190_vhd.vhd. Может у кого-то была подобная причина? Или вообще кто-то пользовался этим ядром? Буду рад любой помощи!
ERROR:NgdBuild:604 - logical block 'user_top_i/initiator_user_inst/ireq_generator_inst/logio_ireq_fifo' with type 'fifo_16x190_vhd' could not be resolved. A pin name misspelling can cause this, a missing edif or ngc file, or the misspelling of a type name. Symbol 'fifo_16x190_vhd' is not supported in target 'virtex5'.
Хотел прикрепить весь заархивированный проект, но размер больше 5 Мб, а на форуме можно только 1,95 Мб. Скажите почту я вам вышлю.
RapidIO ядро для Virtex5, Проблемы с ядром, подскажите, помогите решить проблемы
Feb 18 2009, 08:18
