Один клок на несколько ПЛИС, какие возможны проблемы Опции

[Olxx]

Разрабатываю проект с одной FPGA на центральной плате и еще парой FPGA на дочерних платах. На центральной плате есть общий клок - синусоида 10MHz, которая по идее пойдет на центральную плисину. Хотелось бы этот синус подать и на дочерние платы в качестве клока. Посему есть два вопроса:
1. Как Xilinx Spartan относиться к чистому синусу в качестве клока?
2. Можно ли клок развести по разным платам с плисами без применения каких либа доп. компонентов (буферов и т.д.)? Просто физически разделить проводник на плате на несколько веток и развести эти ветки к разным плисам.

[tegumay]

Если синус то его через DCM точно надо прогнать, а LVDS неплохо идет в multidrop конфигурации, только линию надо вести правильно, а то !"№;;;; хреново будет
умники на западе пробуют еготоли на 40 точках проверять хз, но если плохо провести после 4-5 приемников сдохнет проверено.