DDR High Performance Controller, Не выдает данные на нужной частоте Опции

[torik]

Такие дела. На отладке NiosII CycloneII Edition есть DDR память 16 бит.
Настраиваем контроллер High Performance DDR на частоту 100 МГц, FULL. Шина данных на выходе контроллера будет 16*2 = 32 бита.
Таким образом получаем шину 100 МГц 32 бита.

Я подключаю к ней свое устройство и... наблюдаю сигналтабом совершенно не ту картину, на которую рассчитывал. Получается пропускная способность как на 50 МГц. На приложенном рисунке видно, что на чтение одного байта тратится 2 такта (верхний datavalid, нижний waitrequest).

Что это может быть за фигня?

Эскизы прикрепленных изображений

 

[Serhiy_UA]

Вы свой DDR HP контроллер используете под программную память для NiosII, или как-то иначе?
У меня задача такая, NiosII на on-chip memory, а DDR под отдельный FSM, и пока планирую использовать half-rate.
Правда, не определился с типом IP-корки, пока прорабатываю три варианта:
altmemphy
ddr controller
ddr hp controller