DDR High Performance Controller, Не выдает данные на нужной частоте Опции

[torik]

Такие дела. На отладке NiosII CycloneII Edition есть DDR память 16 бит.
Настраиваем контроллер High Performance DDR на частоту 100 МГц, FULL. Шина данных на выходе контроллера будет 16*2 = 32 бита.
Таким образом получаем шину 100 МГц 32 бита.

Я подключаю к ней свое устройство и... наблюдаю сигналтабом совершенно не ту картину, на которую рассчитывал. Получается пропускная способность как на 50 МГц. На приложенном рисунке видно, что на чтение одного байта тратится 2 такта (верхний datavalid, нижний waitrequest).

Что это может быть за фигня?

Эскизы прикрепленных изображений

 

[torik]

Там на закладке визарда PHY Settings есть нечто Address/command clock settings -> Clock phase. Возможные варианты 0, 90, 180, 270. Какую необходимо установить для full и half, кто знает? Что-то в даташите на контроллер вообще не нашел...

[Serhiy_UA]

Посмотрите на простой DDR and DDR2 SDRAM Controller (не HP), то там нет градаций full/half, да и Burst lengths там длинее 2, 4, or 8, в отличии от HP, где только 2 и 4.
Или только DDR and DDR2 SDRAM High-Performance?

У меня критично иметь Burst lengths = 8