Максимальная входная частота, MAX3000А Опции

[zombi]

Господа, подскажите плиз.
В даташите на EPM3256A написано следующее :

Maximum internal global clock frequency
Speed Grade -7 = 126.6 MHz
Speed Grade -10 = 95.2 MHz

В устройстве используется 100.7 MHz.
Собрал два усторойства, одно на 3256ATCxxx-7 другое на 3256ATCxxx-10.
Оба работают отлично.
Подскажите как Вы думаете:
можно ли в серии использовать 3256ATCxxx-10 ? Или из за расброса параметров некоторые альтеры не будут работать?

[zombi]

Ув. знатоки альтеры!
Еще раз очень прошу Вашего совета и помощи!
Ну, очень хочется выиграть в цене и доступности альтеры со Speed Grade-10.
Приведу часть своей схемы где используется GCLK.
GCLK поступает только на вход одного счетчика и на группу D-триггеров и больше нигде не используется.
Шина адреса Ain1...Aout формируется из сигналов RD и WR частота которых в четыре раза ниже GCLK.
Может ограничение максимальной тактовой частоты (95.2 MHz) при таком использовании не важно?
Ведь условие Tcl=Tch=4нс выполняется и все остальные параметры Txx меня устраивают.
Кроме ограничения Fcnt. У меня частота 100.7 MHz.
Поскажите сильно ли я рискую заказывая альтеры со Speed Grade-10???



ЗЫ. И в симуляторе все ОК и при -7 и при -10.
Правда есть небольшой сдвиг фазы, но для меня это не существенно.

[Shtirlits]

Приведу часть своей схемы где используется GCLK.
Поскажите сильно ли я рискую заказывая альтеры со Speed Grade-10???
ЗЫ. И в симуляторе все ОК и при -7 и при -10.

Симулятор тут ни при чем.
Эта часть схемы имеет право не работать как надо.
Я бы не стал так рисковать, если задача не в стиле геймеров оверклокеров.
Но если клок на 100MHz не избежать, то не судьба, как ни выкручивайся, а уверенности не будет.

[zombi]

Симулятор тут ни при чем.

И всетаки я не понимаю.
Мне кажется что симулятор должен формировать временную диаграмму с учетом самых худших (больших) возможных временных задержек?
И зачем вообще выводить абсолютно работоспособную диаграмму для такой входной тактовой частоты (заведомо больше максимально допустимой) при которой не все чипы будут работать?
НЕ ПОНИМАЮ

[des00]

И всетаки я не понимаю.
Мне кажется что симулятор должен формировать временную диаграмму с учетом самых худших (больших) возможных временных задержек?
И зачем вообще выводить абсолютно работоспособную диаграмму для такой входной тактовой частоты (заведомо больше максимально допустимой) при которой не все чипы будут работать?
НЕ ПОНИМАЮ

потому как вы сами задаете условия моделирования. Задайте температуру в +125 градусов и посмотрите как поплывет ваш дизайн. По умолчанию моделируется в комнатных условиях.
Кстати что пишет тайм квест ?

Ну и если устройство единичное, погоняйте девайс в печке/холодильнике на 100/-40 пару суток. если выживет то используйте %)