Схема тактирования нескольких SDRAM, применять ли clock disrtibutors и если да, то какие Опции

[Гяук]

В разарботке планируется применить MT48LC32M8A2- обычный SDRAM от Micron. Планирутся организация двух каналов памяти, по три микросхемы в каждом, для расширения шины данных до 24 бит. Память будет подключена к ПЛИС. Возник вопрос: что делать с сигналом CLK? У меня на данный момент есть два варианта:

1. По-простецки, сигнал CLK развести от одной ноги ПЛИС на все 6 микросхем "звездой", поставив для порядка на каждую линию по резистору 30 Ом.

2. Взять "клокоразветвитель" и раздавать CLK на SDRAM через него.

Второй вариант не дает мне покоя, но... Среди огромного разнообразия clock disrtibution микросхем что-то никак не удается выбрать такой, от которой не захотелось бы поморщиться - то propagation delay такой, что боюсь мне потом по этому клоку данные не собрать, то output skew превышает нормы, рекомендуемые micron'ом...

Короче говоря, прошу совета у более опытных товарищей - как вы поступали в такой ситуации? Если пользовали clock disrtibution, то какие и с какой памятью.

Заранее спасибо!

[SFx]

самое главное длинну всех цепей старайтесь выдержать. для clk, для данных и для адресса. ну и CAS/RAS - на каждый сигнал чтобы был одинаковая длинна. самый лучший пример - это разводка SDRAM планки памяти. резистеры ставьте на клок, а на остальные (если будут подключены на прямую к плис) не обязательно.