Цитата(aaarrr @ Mar 21 2009, 17:11)

В DS есть параметр Track and Hold Acquisition Time >= 600ns, при частоте тактирования АЦП 1.24MHz будет достаточно одного такта на Sample & Hold,
Стоп. Sample - время выборкки. Т.е. время зарада накопительного конденсатора АЦП до входного напряжения с точностью до 0.5 единицы младшего разряда. Hold - время хранения этого заряда, т.е. время его преобразования в цифру. Атмел, конечно, несколько погорячился объединив эти времена:
Цитата
Converting a single analog value to a 10-bit digital data requires Sample and Hold Clock cycles [...] and 10 ADC Clock cycles.
Время выборки определяется входной емкостью АЦП и сопротивлением источника сигнала плюс проходное сопротивление ключа УВХ. Не зная выходного сопротивления источника сигнала рассчитать время выборки невозможно. Автору вопроса можно посоветовать поставить максимально возможное время.
Цитата(Т.Достоевский @ Mar 21 2009, 14:58)

Если у меня частота тактирования АДЦ 1,24 Мгц что соответствует частоте семплирования 102,4кгц.
Вы не учитываете время выборки. Частота семплирования будет миниум в 11/10 раз ниже (при одном такте на выборку), т.е. 93КГц.